최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | UP-0563394 (2006-11-27) |
등록번호 | US-7528033 (2009-07-01) |
우선권정보 | KR-10-2005-0114056(2005-11-28) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 9 인용 특허 : 3 |
A dummy gate may be formed over an isolation layer. A sidewall spacer may be formed next to the dummy gate. The dummy gate and the sidewall spacer may substantially cover or completely cover the edge of isolation layer that is adjacent to an active area of a silicon substrate. Damage to the isolatio
What is claimed: 1. A semiconductor device comprising: an isolation layer formed in a silicon substrate; a dummy gate formed over and contacting the isolation layer, wherein the dummy gate includes a pair of dummy gate patterns formed spaced apart over the isolation layer; a first sidewall spacer f
※ AI-Helper는 부적절한 답변을 할 수 있습니다.