[특허]Recess gate transistor

[미국특허] Recess gate transistor 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H01L-021/336
출원번호	US-0251054 (2008-10-14)
등록번호	US8012828 (2011-08-23)
우선권정보	KR-2008-0-2008-0001753(2008-01-07)
발명자 / 주소	Min, Ji-Young Lee, Si-Hyung Hwang, Heedon Choi, Si-Young Kang, Sangbom Woo, Dongsoo
출원인 / 주소	Samsung Electronics Co., Ltd.
대리인 / 주소	F. Chau & Associates, LLC
인용정보	피인용 횟수 : 9 인용 특허 : 6

초록 ▼

A recess gate of a semiconductor device is provided, comprising: a substrate having a recess formed therein; a metal layer formed at the bottom of the recess; a polysilicon layer formed over the metal layer; and a source region and a drain region formed adjacent to the polysilicon layer and spaced from the metal layer. A method of forming a semiconductor device is also provided, comprising forming a substrate and a source and drain layer; forming a recess and depositing a gate insulation layer therein; forming a first conductive layer on the gate insulation layer; forming a first conductive layer pattern by recessing the first conductive layer; forming a second conductive layer on the first conductive layer pattern; forming a second conductive layer pattern by patterning the second conductive layer to overlap the source and drain layer; depositing an insulating layer on the second conductive layer pattern and the source and drain layer; and planarizing the insulating layer to form a cap on the second conductive layer pattern.

대표청구항 ▼

The invention claimed is: 1. A method of forming a semiconductor device, comprising:providing a substrate;forming a source and drain layer;forming a recess and depositing a gate insulation layer therein;forming a first conductive layer on the gate insulation layer;forming a first conductive layer pattern by recessing the first conductive layer;forming a second conductive layer on the first conductive layer pattern;forming a second conductive layer pattern by patterning the second conductive layer;depositing an insulating layer on the second conductive layer pattern;etching the insulating layer to expose the second conductive layer pattern and forming a spacer layer adjacent to the source and drain layer; andforming a third conductive layer on the second conductive layer pattern and the spacer layer.

이 특허에 인용된 특허 (6)

Lee, Tzung Han; Cheng, Chih Hao; Chen, Te Yin; Lee, Chung Yuan; Li, En Jui, DRAM structure and method of making the same.
상세보기
Hijzen,Erwin A.; Hueting,Raymond J. E.; In't Zandt,Michael A. A., Method of maufacturing a trench-gate semiconductor device.
상세보기
Lee, Si-hyung; Yang, Sang-ryol; Lee, Myoung-bum; Hwang, Ki-hyun, Semiconductor having buried word line cell structure and method of fabricating the same.
상세보기
Lee, Tzung Han; Cheng, Chih Hao; Lee, Chung Yuan, Semiconductor structure.
상세보기
Venkatraman,Prasad, Trench MOSFET with increased channel density.
상세보기
Zeng, Jun, Ultra dense trench-gated power-device with the reduced drain-source feedback capacitance and Miller charge.
상세보기

이 특허를 인용한 특허 (9)

Chou, Chung-Yen; Wu, Tieh-Chiang; Ho, Hsin-Jung, Method for fabricating a recessed channel access transistor device.
상세보기
Kamineni, Vimal; Xie, Ruilong, Method for forming a semiconductor device having a metal gate recess.
상세보기
Poelzl, Martin, Method for manufacturing a semiconductor device.
상세보기
Taketani, Hiroaki, Semiconductor device.
상세보기
Hwang, HeeDon; Kim, JuEun; Nam, KiHong; Kim, BongHyun, Semiconductor device and method of fabricating the same.
상세보기
Taketani, Hiroaki, Semiconductor device and method of forming the same.
상세보기
Kamineni, Vimal; Xie, Ruilong, Semiconductor device having a metal gate recess.
상세보기
Jang, Kyoung Chul, Transistor of semiconductor device and method for manufacturing the same.
상세보기
Huh, Ki-Jae; Yamada, Satoru; Lim, Jun-Hee; Jang, Sung-Ho, Transistor, semiconductor device, and semiconductor module including the same.
상세보기

활용도 분석정보

상세보기

다운로드

내보내기

활용도 Top5 특허

해당 특허가 속한 카테고리에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.

내보내기 메뉴

내보내기 구분

파일저장
인쇄
메일전송

구성항목

기본정보
상세정보

관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC

저장형식

Text(ASCII format)
Excel format
PIAS분석(.xls)

메일정보

받는사람 (필수): @
보내는사람 (선택): @
제목
내용: KISTI 검색결과 이메일 서비스

안내

총 건의 자료가 검색되었습니다.

다운받으실 자료의 인덱스를 입력하세요. (1-10,000)

검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다.

데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요)

다운로드 파일은 UTF-8 형태로 저장됩니다.
파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오.

Text(ASCII format)
Excel format

AI-Helper ※ AI-Helper는 을 사용합니다.

AI-Helper

안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

연합인증

[미국특허] Recess gate transistor 원문보기