최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기등록일자 | 2009-04-14 |
---|---|
출처 | RESEAT |
URL | https://www.reseat.or.kr/portal/cmmn/file/fileDown.do?menuNo=200019&atchFileId=963e2b4581234cf1bf42086d17aab091&fileSn=1&bbsId= |
○ 반도체 소자와 관련되는 정전용량은 소자 및 회로의 기하학적 설계에 따라 달라지지만 ① 전극간정전용량(interelectrode capacitance), ② 하부, 측면부, 채널모서리 부분의 형태에 따라 형성되는 접합부정전용량(junction capacitance), ③ 수평방향 확산에 의한 정전용량(overlap capacitance), ④ 회로구성방식(fringing, sidewall, planar 등)에 따라 형성되는 회로정전용량(routing capacitance)으로 나눌 수 있다.
○ 이 글에
※ AI-Helper는 부적절한 답변을 할 수 있습니다.