초록 ▼

VLSI 기술이 급속도로 발전함에 따라서 보다 심각히 문제시되고 있는 정전기 방전 (Electrostatic Discharge : ESD) 현상에 관하여 2차원 소자 시뮬레이터를이용한 분석을 시도하였다. 소자 시뮬레이션을 이용한 분석 방법은 실제 측정만으로는 알수 없는 방전시 소자내의 상태 변화를 조사하는데 효율적인 방법이다. 우선 정전기의 방전유형에 따른 인체모델(Huam Body Model)과 기계모델(Machine Model), 그리고 충전소자모델(Charged Device Model)의 테스트 방법과 해당 방전 경

VLSI 기술이 급속도로 발전함에 따라서 보다 심각히 문제시되고 있는 정전기 방전 (Electrostatic Discharge : ESD) 현상에 관하여 2차원 소자 시뮬레이터를이용한 분석을 시도하였다. 소자 시뮬레이션을 이용한 분석 방법은 실제 측정만으로는 알수 없는 방전시 소자내의 상태 변화를 조사하는데 효율적인 방법이다. 우선 정전기의 방전유형에 따른 인체모델(Huam Body Model)과 기계모델(Machine Model), 그리고 충전소자모델(Charged Device Model)의 테스트 방법과 해당 방전 경로에 대해 알아보고, VLSI 칩에서 가장 보편적인 ESD용 소자로 활용되고 있는 NMOS 트랜지스터의 구조 최적화라는 목적을 가지고 대표적 정전기 현상인 인체모델을 기준으로 하여 2차원 소자 시뮬레이터를 이용한 DC 시뮬레이션과 혼합모드 시뮬레이션을 이용하여 심도있는 분석을 시도하였다.5가지의 서로 다른 ESD용 NMOS 트랜지스터 구조를 채택하고 방전 전류에 의한 소자내열발생 모델을 포함하여 소자의 DC 해석 및 보호회로의 과도 해석을 통해 방전시 소자 내의 전류, 온도, 전위 분포를 조사하였고 2차 항복현상에 대한 기본적인 이론을 제시하였다.2차 항복 전후의 소자 내부의 변화를 관찰하여 온도 상승에 따른 진성캐리어 농도의 증가추이와 2차 항복 현상과의 관련성을 조사하였다. 실제 인체모델 Test 회로의 간략화된 등가 모델에 최근에야 활용되기 시작한 혼합 시뮬레이션을 이용하여 실제 상황과 유사한 시뮬레이션을 시도하여 DC 시뮬레이션의 결과와 과도 상태의 소자내 상태 변화를 비교 분석하였다.인체모델 방전시 ESD용 NMOS 트랜지스터가 가장 취약한 모드의 ESD 펄스 인가시 주된 방전 경로는 NMOS 트랜지스터의 기생 바이폴라 트랜지스터의 동작에 의해 제공됨을확인하였고, 열발생 모델을 포함한 시뮬레이션과 열발생 모델이 포함되지 않은 시뮬레이션의 결과를 비교, 분석함으로써 2차 항복현상의 원인을 규명하였다. 정전기 방전에 보다 견고한 NMOS 트랜지스터 구조의 설계는소자 폭, 드레인 영역의 도핑농도, 드레인 콘택과 게이트 폴리간의 간격, 드레인 접합의 항복전압, 소스 영역의 면적과 밀접한 관계가 있음을 규명하였다. 또한 대부분의 VLSI 칩에서 채택되고 있는 LDD(Lightly Doped Drain) 구조가ESD용 소자로 적합치 않은 이유를 규명하였다.VLSI 칩의 집적도 증가 요구와 더불어 소자의 크기가 축소되어 가고 있는 현 실정에서본 연구의 결과는 차세대의 ESD용 NMOS 트랜지스터 구조 설계시 활용될 수 있는 기준을제공한다는 면에서 그 활용도가 기대된다.

Abstract ▼

Using a 2-dimensional device simulator, we investigated theelectrostatic discharge (ESD) phenomenon which becomes increasingly important asVLSI process technology advances. The analysis based on 2-dimensional devicesimulators is an effective approach to investigate the charac

Using a 2-dimensional device simulator, we investigated theelectrostatic discharge (ESD) phenomenon which becomes increasingly important asVLSI process technology advances. The analysis based on 2-dimensional devicesimulators is an effective approach to investigate the characteristic changes insidedevices, which can not be monitored through direct measurements. Above all westudied about the test methods and the relevant dischage paths for human-body model(HBM), machine model (MM), and charged device model (CDM). Then, based on HBMwhich is the most fundamental discharge phenomenon, we tried a comprehensiveanalysis on the discharge event by trying DC and mixed-mode simulations using a2-dimensional simulator on the purpose of optimizing the structure of NMOS transistors,which are utilized as ESD transistors in most VLSI chips.Adopting five different structures of ESD NMOS transistors, we investigated current,temperature, and potential distribution in the devices during the discharge event throughDC and transient simulation including thermal heating inside the devices, and suggestedthe explanation about the 2nd breakdown phenomenon. We compared the changes indevice characteristics before and after the 2nd breakdown, and investigated the relationbetween the increase of intrinsic carrier concentration and the 2nd breakdown. Wedeveloped a simple equivalent circuit of the HBM test circuit and applied the novelmixed-mode simulation on it to compare and analyze the results of DC simulation withtransient characteristic changes in the devices.We confirmed that the dominant discharge path is provided by the parasitic bipolartransistor action inside the NMOS ESD transistor. We also explained the reason for the2nd breakdown phenomenen in the ESD devices by coparing and analyzing the resultsof the simulations with and without thermal heating inside the devices. Wedemonstrated that the design of robust NMOS transitor structures is closely related tothe device width, the doping level of drain regions, the breakdown voltage of drainjunctions, and the area of soure junctions. And we also explained the reason why theLDD structure is not appropriate for ESD transistors.When considering the present situation requiring continuous miniaturization of devicesaccording to the increase of chip integrity, we expect that the results of this work tocontribute to tecnology advance in the sense that it will provide the criteria which canbe utilized in designing next-generation ESD transitor structures.

목차 Contents

• 목차...6
• 본문...7
• 1. 서론...7
• 2. 연구방법 및 이른...7
• 1) 관련 이론...7
• 2) 연구방법...14
• 3. 결과...14
• 1) DC 특성분석...14
• 2) 혼합모드 시뮬레이션...29
• 4. 고찰 및 결른...37
• 5. 참고문헌...38
• 연구수행관련 논문발표목륵서...41
• 자체평가서...42