초록 ▼

전자부품 및 전자제품들의 생산과정이나 사용 중에 생긴 정전기가매우 짧은 시간에 순 간적으로 방전되어 집적회로 내부의 소자를 파괴하는 정전기 방전(ESD)현상은 1960년대부터 알려진 이후로 최근에는 집적회로 설계분야에 매우 심각한 문제점을 초래하고 있다. 특히 모든 전자장비에서 광범위하게 사용되고 있는 MOS VLSI 반도체 칩을 포함하여 집적회로 설계시 제작되는 서브마이크론 소자는 그 구조가 매우 작아야하고, 산화막 두께가 더욱 얇아 져야 하기 때문에 정전기 방전과 전기적 과부하(EOS)에 의한 파괴현상이 더욱 더 심

전자부품 및 전자제품들의 생산과정이나 사용 중에 생긴 정전기가매우 짧은 시간에 순 간적으로 방전되어 집적회로 내부의 소자를 파괴하는 정전기 방전(ESD)현상은 1960년대부터 알려진 이후로 최근에는 집적회로 설계분야에 매우 심각한 문제점을 초래하고 있다. 특히 모든 전자장비에서 광범위하게 사용되고 있는 MOS VLSI 반도체 칩을 포함하여 집적회로 설계시 제작되는 서브마이크론 소자는 그 구조가 매우 작아야하고, 산화막 두께가 더욱 얇아 져야 하기 때문에 정전기 방전과 전기적 과부하(EOS)에 의한 파괴현상이 더욱 더 심각해지고 있다. 한편, 이러한 파괴현상의 원인이 개략적으로 밝혀지면서 ESD에 의한 파괴현상을 극복하기 위한 연구는 매우 중요한 해결과제로 인식되고있으며, 차세대 전자산업의 성공을 위한 필수적인 성분이 되고 있다.본 연구에서는 과도 열응답 모델링 프로그램을 이용하여 MOSFET의 LDD구조와NMOS 구조 를 시뮬레이션을 하고, 정전기 방전 동안 온도 상승으로 인해 소자가 파괴되는원인을 비교·분석하여 그 해결방법을 모색하였다. 정전기 방전 인체 모델에 대한 여러가지 소자구조, p-n 접합, LDD구조, NMOS구조를 ESD성능 평가와 온도상승을 이해하기위해 시뮬레이션 하였다. 시뮬레이션 프로그램은 공간 미분에는 유한차분 방법, 시간 미분에는 Crank-Nicolson 방법을 사용하여 Poisson 방정식, 연속방정식, 열전달방정식을 이산화하였으며 전류방정식의 이산화는 Schafetter-Gummel 알고리듬을 사용하였다. 또한Poisson 방정식과 연속방정식의 해를 동시에 구하는 Newton-Raphson 알고리즘을 이용하였고, 열전달 방정식과 연결하였다. 이러한 방정식을 사용하여 시뮬레이션 한 결과 LDD구조의 얕은 농도의 n 영역 은 높은 역방향 전압이 걸릴 경우 NMOS 보다 넓은 공핍층이 되어 스냅백 전압이 더 큰 경향을 보였다. 접합영역의 농도경사도가 큰 NMOS는 ESD 동안공핍영역이 적어 전계의 세기가 상대적으로 작아 주울 발열이 적었다. MOSFET구조에서는ESD HBM 회로에 의해 전류가 흐르는 공간 전하 영역에서 전자의 농도 증가가 열을 발생시켰으며, 접합면에 인접한 도핑 농도는 전하밀도, 전계의 크기, 전위차와 소자에 발생하는열을 결정하였다. LDD소자의 완만한 경사는 부전하를 모아서 높은 전위를 형성하기 때문에 소자의 온도 상승을 초래하였다.본 연구에서 개발한 프로그램은 새로운 IC 소자를 개발하는 과정에서 정전기 방지를위한 소자 시뮬레이션용으로 적절한 정보 제공이 가능하기 때문에 반복적인 소자개발에 소요되는 시간소비를 줄여준다. 차후에는 이 시뮬레이션을 2차원이나 3차원으로 확장함으로써 보다 더 정확한 해를 얻고, 이를 통해 ESD문제를 해결할 수 있으리라 기대된다.

Abstract ▼

Scalins down VLSI device structures leads to high density/highspeed integratedcircuits. While integrated circuits designers have focused theirattention ondeveloping functional submicron devices, the effect of external influence ondevicereliability has been neglected. One external i

Scalins down VLSI device structures leads to high density/highspeed integratedcircuits. While integrated circuits designers have focused theirattention ondeveloping functional submicron devices, the effect of external influence ondevicereliability has been neglected. One external influence which will affectreliabilityis electrostatic discharge(ESD), especially human body model(HBD). SinceESD voltageremains same, scaled devices are more susceptible to ESD. Damage by ESDhas been aserious reliability problem for today's integrated circuits. Protection devicesarenecessary to protect the circuits from ESD damage. To design protectiondevices,physical phenomena occurring in the device for ESD stress should be understood.In this research, transient thermal analysis simulations are carried out usingamodeling program to understand the human body model ESD. This programsimulates aone-dimensional device subjected to ESD stress by solving Poison's equation,the continuity equation, and heat flow equation. Models are included that comprehendthedependence of mobi1ity, thermal conductivity, impact ionization, intrinsiccarrierconcentration temperature, doping concentration, and electric field. In thefirstyear, there are studied models and simulation method to investigate a p-njunctiondevice. A ramp rise with peak ESD voltage during rise time is applied to thedeviceunder test and then discharged exponentially through the device. Simulation isdonefor a simulation time of 100 as. ESD simulation showed avalanche generationandthermal generation. In the second year, NMOS and LDD structures were studiedtoevaluate ESD performance, snap back voltages, device heating.One dimensional simulation have shown avalanche generation and thermal generationin p-n junction device. As time goes on, highest temperature position moves to theedge due to the double injection phenomena. But it can not show two dimensionaleffects such as current filamentation. In MOSFET structure, junction heating resultsin the necessity for increased electron concentration in the space charge region to carrythe current by the ESD HBM circuit. The doping profile adjacent to junctiondetermines the amount of charge density and magnitude of the electric field, potentialdrop, and device heating. Shallow slopes of LDD tend to collect the negative chargeand higher potential drops and device heating.When new generations of IC processes are developed, considerable time andresources can be saved by avoiding a time-consuming iterative development. Newstructure can be evaluated with this program. The one-dimensional simulation in thiswork gives reasonable information about active devices. But, it would be desirable forfuture work to extend this simulation to two or three dimensions.

목차 Contents

• 목차...6
• 1.서론...7
• 2. 시뮬레이션 방법...9
• 2.1 기본적인 소자방정식...9
• 2.2 모델인...10
• 2.3 이산화 방법...12
• 2.3.1 공간 미분...13
• 2.3.2 시간 미분...13
• 2.4 시뮬레이션 방법...14
• 3. 결과 및 검토...18
• 3.1 p-n 접합 소자...18
• 3.2 NMOS 소자...24
• 3.3 LDD 소자...29
• 4. 결 론...35
• 5. 참고문헌...36