최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기주관연구기관 | 서강대학교 Sogang University |
---|---|
연구책임자 | 장주욱 |
보고서유형 | 최종보고서 |
발행국가 | 대한민국 |
언어 | 한국어 |
발행년월 | 1997-04 |
주관부처 | 과학기술부 |
사업 관리 기관 | 과학기술부 Ministry of Science & Technology |
등록번호 | TRKO200200058614 |
DB 구축일자 | 2013-04-18 |
키워드 | 곱셈.병렬알고리즘.재구성매쉬.VLSI구현.AT2-optimal.SIMD.복잡도.이론적 하한.병렬구조.계산모델.Multiplication.Parallel algorithms.reconfigurable mesh.VLSI implementation.AT2-optimal.SIMD.Complexity.lower bound.parallel architectures.computational models. |
곱셈을 VLSI로 구현함에 있어 칩의 면적 (A)과 처리시간 (T) 사이에는 trade-off 관계가 있다. 또, 두개의 N-bit 숫자를 곱할 때 공간 x 시간2 복잡도(AT2 complexity)는 적어도 Ω(N2)임이 알려져 있다. 본 연구에서는 시간복잡도 (T)가 θ(1) ≤ T ≤ √N 범위내의 임의의 값을 가질때 최적의 공간 x 시간2 (AT2) 복잡도를 갖는병렬 정수 곱셈알고리즘을 개발하였다. 기존 연구의 경우, 시간복잡도 (T)가 log N ≤ T ≤√N로 제한되어 있어 log N이하의 최적알고리즘이
For VLSI implementation of multiplication, there exist trade-offsbetween chip area (A) and processing time (T). Also, it is known that theAT2-complexity of the multiplication of two N-bit numbers is Ω(N2).In this research, we have developed an AT2-optimal algorithm which achieves the lo
※ AI-Helper는 부적절한 답변을 할 수 있습니다.