초록 ▼

● 1단계 연차별 연구개발목표

1. 1차년도 (2000년) 연구내용
- 정보 수집, 기반 연구 수행
- C 언어를 사용한 SMT 구조의 마이크로프로세서 시뮬레이터 작성
- SMT 구조의 마이크로 아키텍처 결정 (FPU, 캐시 메모리 구조 등 포함)
- 명령어 셋 결정 및 명령어 단위의 어셈블러 개발
- 기본적인 코드 변환이 가능한 간단한 컴파일러 개발
2. 2차년도 (2001년) 연구내용
- 개

● 1단계 연차별 연구개발목표

1. 1차년도 (2000년) 연구내용
- 정보 수집, 기반 연구 수행
- C 언어를 사용한 SMT 구조의 마이크로프로세서 시뮬레이터 작성
- SMT 구조의 마이크로 아키텍처 결정 (FPU, 캐시 메모리 구조 등 포함)
- 명령어 셋 결정 및 명령어 단위의 어셈블러 개발
- 기본적인 코드 변환이 가능한 간단한 컴파일러 개발
2. 2차년도 (2001년) 연구내용
- 개발된 SMT 구조를 하드웨어와 타이밍을 고려한 RTL 수준의 HDL로 설계
- FPGA 프로토타입 구현 또는 하드웨어 에뮬레이션으로 수행 검증
- 아키텍처를 고려하여 명령어 스케줄링을 수행할 수 있는 고성능 최적화(optimizing) 컴파일러 개발
- 다중스레드 지원의 OS 기초 연구
- SPEC 벤치마크로 성능 측정

● 2단계 연차별 연구개발목표
1. 3차년도 (2002년) 연구내용
- RTL 모델과 합성 틀을 이용한 게이트 수준의 모델 구현
- 성능 및 하드웨어 비용에 민감한 블록의 풀-커스텀 설계
- SMT 마이크로프로세서의 기능을 효과적으로 지원할 수 있는 OS 개발
- 칩 테스트 및 OS 검증을 위한 테스트 보드 개발
2. 4차년도 (2003년) 연구내용
- 칩의 레이아웃 작성- 해당 연도의 최신 공정을 사용하여 실제 칩 또는 FPGA로 구현
- 다중스레드 환경을 완벽히 지원하는 OS의 2차 버전 개발
- SMT 마이크로프로세서의 성능을 검증할 수 있는 다중스레드 응용프로그램 개발3. 5차년도 (2004년) 연구내용
- 테스트 시스템, OS로 통합 검증 환경을 구축
- SMT 마이크로프로세서 칩의 성능 평가

목차 Contents

• 1. 1단계 연차실적 계획서...3
• 2. 2단계 연구 계획서...26
• 3. 자체 평가 의견서...53
• 4. 현장평가 자료...58
• 5. 기타 추가자료...59
• 5-1. 위탁연구과제 1단계 연차실적 계획서...59
• 5-2. 위탁연구과제 2단계 연구 계획서...75
• 5-3. 위탁연구과제 자체 평가 의견서...94