최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기주관연구기관 | 중앙대학교 Chung Ang University |
---|---|
연구책임자 | 신영의 |
참여연구자 | 정승부 , 정재필 |
보고서유형 | 최종보고서 |
발행국가 | 대한민국 |
언어 | 한국어 |
발행년월 | 2007-11 |
과제시작연도 | 2006 |
주관부처 | 과학기술부 |
사업 관리 기관 | 한국과학재단 Korea Science and Engineering Foundtion |
등록번호 | TRKO200800068917 |
과제고유번호 | 1350012141 |
사업명 | 특정기초연구지원 |
DB 구축일자 | 2013-04-18 |
키워드 | 3차원 실장.미세 접합.시스템 온 패키지.최적 설계.마이크로 시스템.실장 신뢰성.3-dimensional Packaging.Micro-Joining.SOP (System-On-Package).Optimal Design.Microsystem.Assembly Reliability. |
LSI 칩 사이의 배선장을 최단으로 접속이 가능하도록 칩에 관통전극을 형성하여 적층하는 3차원 적층 실장의 핵심 기술을 확보하는데 있다. 따라서 본 연구에서는 미세범프 형성 및 접합기술을 확립하고 고밀도 적층 실장 기술을 구축함과 동시에 최적화실장 설계 기술을 확립하여 이런 각각의 요소 기술을 확보하여 고 신뢰성의 3차원 적층 실장 프로세스를 구축하고자 한다.
Our purpose is to develop the key technologies of the 3-D packaging, which can minimize the interconnect length by formation through holes directly at LSI chip. Therefore, we will establish the microjoining technology and micro bumping process. In addition, we will develop the highly reliable 3-D pa
※ AI-Helper는 부적절한 답변을 할 수 있습니다.