보고서 정보
주관연구기관 |
연세대학교 Yonsei University |
연구책임자 |
한탁돈
|
참여연구자 |
이문기
,
김신덕
,
양성봉
,
이길환
,
이승기
,
이원종
,
최문희
,
김병욱
,
이택섭
,
정우남
,
김일산
,
김상덕
,
박용진
,
박정수
,
서모영
,
장태홍
,
구진모
,
박종래
,
박진홍
|
보고서유형 | 2단계보고서 |
발행국가 | 대한민국 |
언어 |
한국어
|
발행년월 | 2004-12 |
과제시작연도 |
2003 |
주관부처 |
과학기술부 |
사업 관리 기관 |
한국과학재단 Korea Science and Engineering Foundtion |
등록번호 |
TRKO200900071977 |
과제고유번호 |
1350020182 |
사업명 |
국가지정연구실사업 |
DB 구축일자 |
2013-04-18
|
키워드 |
3차원 그래픽 가속기.응용기반 렌더링.저전력 구조.실감영상.시뮬레이션환경.Low-power Architecture.Realistic Scene.Simutation Environment.3D Graphics Accelerator.Application-driven Rendering.
|
초록
▼
$\Box$ 연구의 최종 목표: 고성능 실감 영상을 위한 3차원 그래픽 가속기 설계 및 핵심 구조 IP 구축
$\surd$ 1단계 목표: 기술 파급형 3차원 그래픽 가속기 구조 연구 및 설계
$\cdot$ 관련연구 조사 및 시뮬레이션 환경 구축
- DAVID 시뮬레이터: 기하처리, 렌더링, 텍스쳐매핑 유닛, 캐쉬 메모리시스템
$\cdot$ 3차원 그래픽 가속기 구조 연구 및 설계
- 기하처리 유닛: 부동소수점 연산기구조, 벡터처
$\Box$ 연구의 최종 목표: 고성능 실감 영상을 위한 3차원 그래픽 가속기 설계 및 핵심 구조 IP 구축
$\surd$ 1단계 목표: 기술 파급형 3차원 그래픽 가속기 구조 연구 및 설계
$\cdot$ 관련연구 조사 및 시뮬레이션 환경 구축
- DAVID 시뮬레이터: 기하처리, 렌더링, 텍스쳐매핑 유닛, 캐쉬 메모리시스템
$\cdot$ 3차원 그래픽 가속기 구조 연구 및 설계
- 기하처리 유닛: 부동소수점 연산기구조, 벡터처리 및 중첩수행 구조
- 렌더링 유닛: 순서 비의존 투명성 처리구조, 병렬렌더링 구조, 안티알리아싱 기법, 픽셀캐쉬구조, 삼각형 셋업구조 연구 및 설계
- 텍스쳐매핑 유닛: 텍스쳐개쉬구조, 매핑로직의 공유구조, 범프매핑구조설계
- 그래픽 소프트웨어 연구: 위상압축, 선택적 세부 모델링 영상처리 API 구현
$\cdot$ 산업체로의 기술 이전 추진
- 특화된 기술 IP화, 공동개발 및 기술이전: DTV, Post-PC 및 PC 클러스터 기술 이전
$\surd$ 2단계 목표: 응용기반 고성능 3차원 그래픽 가속기 구조 연구 및 설계
$\cdot$ 고성능 3차원 그래픽 가속기 구조 연구 및 설계
- 고성능 기하처리 및 렌더링 유닛: 벡터기하, 덧셈기 설계, 파이프라인, 타일링 트래버설, Visibility Culling, 픽셀 캐쉬, 안티알리어싱 처리 구조
- 고성능 병렬 3차원 그래픽 가속기 구조: 순서 비의존 기하처리, 고성능 병렬 3차원 그래픽 프로세서 구조 설계
- 실감매핑 유닛: 텍스쳐 및 픽셀 캐쉬 성능향상, 극좌표계 범프매핑구조, 압축텍스쳐 구조
- 고성능 그래픽 가속기 S/W: 스트립 추출 알고리즘, 고성능 응용기반 3차원 그래픽 가속기 전체 시뮬레이션 및 검증
- 영상 및 볼륨 기반 그래픽 가속기 구조: 실시간처리 영상기반 그래픽 가속기, 가시순차적 분할 볼륨 렌더링 구조 설계
$\cdot$ 저전력 3차원 그래픽 가속기 구조 연구 및 설계
- 저전력 기하처리 및 렌더링처리 유닛, 픽셀캐쉬구조설계, 내장형 SoC 그래픽가속기 구조 설계
- 저전력 3차원 그래픽 가속기에 적합한 소프트웨어 API 연구, 시뮬레이션 환경구축
$\cdot$ 산업체로의 기술 이전 및 공동 연구 수행
- 삼성전자 DM연구소, TN연구소, LG전자 DTV연구소와의 공동연구를 통한 기술이전
- 삼성종기원과의 차세대 모바일 기기에 적합한 3차윈 그래픽 가속기 구조 공동연구 추진중
Abstract
▼
In the first phase, tile research was focused on technology-propagating 3D graphics accelerator which had appropriate performance and functionality relative to set situations. To accomplish the matter at hand, wemade a general survey of tile correlated researches about 3D graphics accelerator archit
In the first phase, tile research was focused on technology-propagating 3D graphics accelerator which had appropriate performance and functionality relative to set situations. To accomplish the matter at hand, wemade a general survey of tile correlated researches about 3D graphics accelerator architecture and separated it into 3 parts: the geometry process unit, the rendering process unit, and the mapping unit. Based on this separation, we proposed and designed the unit structures of the architecture at each level. Furthermore, a simulation environment was constructed in order to verify the performance of such a structure. At NRL phase 2, investigation was pivoted on creating imagery with close resemblance to the real world and researching/planning 3D graphics accelerator suitable for future aimed application areas instead of simply elevating the polygon relate performance ratings. In another words, the study based on technology-broadening polygon based research which occurred during the first phase positioned itself as the basis for the research of high performance polygon-based, image-based/volume, and lower power-based 3D graphics accelerator structure capable of being applied to future-aimed application areas such as wearable computer, augmented reality 3D digital TV, medical fields, and etc.
목차 Contents
- 제1장 연구개발과제의 개요...13
- 1.1. 연구개발 개요 및 목적...13
- 1.2. 연구개발의 필요성...15
- 제2장 국내외 기술개발 현황...20
- 제3장 연구개발수행 내용 및 결과...22
- 3.1. NRL 1단계...23
- 3.2. NRL 2단계...28
- 제4장 목표달성도...36
- 4.1. NRL 1단계...36
- 4.2. NRL 2단계...39
- 제5장 연구개발결과의 활용성과 및 활용계획...41
- 제6장 연구개발과정에서 수집한 해외과학기술정보...44
- 제7장 참고문헌...47
※ AI-Helper는 부적절한 답변을 할 수 있습니다.