초록 ▼

1. 연구목적 : MOS 소자의 열화 특성을 개선하기 위해 게이트 산화막내에 효과적으로 중수소 이온을 분포시키기 위한 중수소 이온 주입법의 개발
2. 소자의 제조 : 게이트 산화막의 두께가 각각 3 nm와 7 nm인 MOSFET 및 MOS capacitor를 사용
3. 연구 결과
$\cdot$ Thin 및 thick 게이트 산화막을 갖는 MOSFET에서 중수소 이온 주입에 따른 신뢰성 개선을 확인하였으며, 특히 PMOSFET는 NMOSFET 보다 상대적으로 뚜렷한 효과를 보이고 있다.

1. 연구목적 : MOS 소자의 열화 특성을 개선하기 위해 게이트 산화막내에 효과적으로 중수소 이온을 분포시키기 위한 중수소 이온 주입법의 개발
2. 소자의 제조 : 게이트 산화막의 두께가 각각 3 nm와 7 nm인 MOSFET 및 MOS capacitor를 사용
3. 연구 결과
$\cdot$ Thin 및 thick 게이트 산화막을 갖는 MOSFET에서 중수소 이온 주입에 따른 신뢰성 개선을 확인하였으며, 특히 PMOSFET는 NMOSFET 보다 상대적으로 뚜렷한 효과를 보이고 있다.
$\cdot$ 게이트 산화막내의 결함들이 주입되는 중수소에 의해 효과적으로 passivation 된다고 판단된다.
$\cdot$ 본 연구에서 중수소 주입에 따른 추가적인 결합 생성은 나타나지 않았다.
$\cdot$ 본 연구에서 사용된 소자의 구조에서 중수소가 주입됨으로써 게이트 산화막내에 중수소 결합 형성 및 계면 결합의 passivation 효과가 발생함과 동시에 채널 영역의 실리콘 기판의 불순물이 비 활성화되는 경향도 나타나고 있다.
$\cdot$ 이러한 불순물의 비 활성화는 불순물 농도 변화를 가져와서 문턱 전압 변화 등의 소자 특성을 가져온다.

Abstract ▼

Hydrogen gas anneal as the final processing step in most silicon IC technologies is done to minimize the interface states that are induced at the Si/silicon oxide ($SiO_2$) interface due to plasma processing step. Recently, deuterium gas anneal was introduced to replace hydrogen gas annea

Hydrogen gas anneal as the final processing step in most silicon IC technologies is done to minimize the interface states that are induced at the Si/silicon oxide ($SiO_2$) interface due to plasma processing step. Recently, deuterium gas anneal was introduced to replace hydrogen gas anneal. Deuterium incorporation compared with that of hydrogen at Si/$SiO_2$ interface is known to improve the device reliability characteristics because deuterium desorption is substantially reduced as compared with hydrogen desorption due to isotope effect. Deuterium diffusion takes place primarily through the gate oxide because of the limited permeability of bulk Si, metal, and even poly to deuterium. In the case of large scale ICs, therefore, the ability of deuterium to diffusion within the very thin Si02 layer may be severely impeded, impacting the large-area devices used in peripheral circuits.
We present an alternative process whereby deuterium is delivered to the location where the gate oxide reside by an implantation process. Deuterium ions were implanted using two different energies to account for the topography of the overlaying layers and placing the D peak at the top of gate oxide. A short anneal at forming gas was performed to remove the D-implantation damage. We have observed that deuterium ion implantation into the gate oxide region can successfully remove the interface states and the bulk defects. But the energy and the dose of the deuterium implant need to be optimized to maintain the Si substrates dopant activation, while generating deuterium bonds inside gate oxide. CV and IV characteristics studies also determined that the deuterium implant dose not degrade the gate oxide reliability.

목차 Contents

• 제 1 장 연구개발과제의 개요 ...10
• 제 2 장 국내외 기술개발 현황 ...14
• 제 3 장 연구개발수행 내용 및 결과 ...15
• 제 4 장 목표달성도 및 관련분야에의 기여도 ...33
• 제 5 장 연구개발결과의 활용계획 ...34
• 제 6 장 연구개발과정에서 수집한 해외과학기술정보 ...35
• 제 7 장 참고문헌 ...37