초록 ▼

최근 인터넷의 지속적인 발전과 방송과 IT 융합 등을 이슈로 다양한 종류의 개인화 서비스, IPTV, VoIP와 같은 멀티미디어 서비스산업이 발전하면서 점점 많은 네트워크 대역폭을 요구되고 있다.
더불어 인터넷의 대중화로 인터넷은 정보 공유의 장이 되고 있으며, 비즈니스에 필수적으로 사용되고 있다. 이러한 인터넷의 대중화는 인터넷을 통해서 유통되는 정보 또는 기업체에서 관리하는 정보에 대한 침해, 유출 및 보안 등의 이슈가 끊임없이 제기되고 있다.
이러한 정보에 대한 보호, 보안 등의 이슈를 해결하기 위해서 IPS, ID

최근 인터넷의 지속적인 발전과 방송과 IT 융합 등을 이슈로 다양한 종류의 개인화 서비스, IPTV, VoIP와 같은 멀티미디어 서비스산업이 발전하면서 점점 많은 네트워크 대역폭을 요구되고 있다.
더불어 인터넷의 대중화로 인터넷은 정보 공유의 장이 되고 있으며, 비즈니스에 필수적으로 사용되고 있다. 이러한 인터넷의 대중화는 인터넷을 통해서 유통되는 정보 또는 기업체에서 관리하는 정보에 대한 침해, 유출 및 보안 등의 이슈가 끊임없이 제기되고 있다.
이러한 정보에 대한 보호, 보안 등의 이슈를 해결하기 위해서 IPS, IDS, DLP, NFS 등과 같은 정보 보호 및 보안 시스템 시장이 활성화되고 있으며, 이와 관련하여 네트워크상에서 유통되는 패킷의 콘텐츠를 분석할 수 있는 DPI 기술을 중요성이 대두되고 있다. 그러나 DPI 기술 구현에 있어서 소프트웨어적인 성능 한계로 수백 Mbps에서 1 Gbps 성능 한계를 보이고 있다.
본 과제에서는 이러한 문제점을 해결하기 위해서 기존의 1 기가급 DPI 패킷 처리 기술을 10 기가급까지 확대하여 적용할 수 있는 DPI 패킷 처리 기술을 개발하였으며, 이러한 성능을 만족시키기 위해서 10 기가급 네트워크 인터페이스 카드에 멀티코어 프로세서와 FPGA하드웨어를 결합한 DPI 엔진을 개발하였으며, 개발된 네트워크 인터페이스 카드를 장착한 20 기가급 고성능 패킷 처리 시스템시제품을 개발하였다. 시장지향형 10 Gbps 급 고성능 패킷 처리 시스템은 10 Gbps 급 이상의 트래픽을 처리하기 위해서 L7 DPI 기능을 오프로드 하는 네트워크 인터페이스 카드를 장착하고 있으며, 서버 기반으로 구성된다. 네트워크 인터페이스 카드는 10 Gbps LAN, POS 인터페이스로 수신되는 패킷을 처리 하여 패킷 처리 시스템을 전송하거나 패킷 처리 시스템으로부터 요청된 패킷 송신 요청을 네트워크 인터페이스로 송신하는 기능을 제공하여 IDS, IPS, DLP 및 NFS 같은 응용 시스템의 기본 플랫폼으로 응용할 수 있도록 연구 개발을 수행 하였다.

Abstract ▼

In this research we implemented the Market-Oriented 10 Gbps Packet Processing System with the specialized 10 Gbps Network Interface Card (NIC) that is included the multi-core processor engine and FPGA-based packet processing engine. And also we developed the Deep Packet Inspection (DPI) engine with

In this research we implemented the Market-Oriented 10 Gbps Packet Processing System with the specialized 10 Gbps Network Interface Card (NIC) that is included the multi-core processor engine and FPGA-based packet processing engine. And also we developed the Deep Packet Inspection (DPI) engine with the OCTEON-based multi-core processor.
The DPI technology combines the functionality of Intrusion Detection System (IDS), Intrusion Prevention System (IPS), Data Loss Prevention (DLP) and Network Forensic System(NFS). So we can applicate the Market-Oriented 10 Gbps Packet Processing System to the customer's application systems like as IDS, IPS, DLP and NFS.
The 10 Gbps NIC have a 10GBASE-LR optical interface or a OC192c Packet Over SONET (POS) optical interface. We also implemented a FPGA circuit and OCTEON-based McP circuit in the 10 Gbps NIC to get the DPI analysis performance up to 10 Gbps. We designed the L7 classification software runs in the parallel processing to increase the packet processing performance. In the NIC, a classified packet can be redirected, marked/tagged (see quality of service), blocked, rate limited, and of course reported to a packet processing system server.
With the technology improved in this research, We will take a future study to make the high-valuable packet processing system and platform product.

목차 Contents

• 표지...1
• 제 출 문...3
• 요 약 문...4
• SUMMARY...13
• CONTENTS...15
• 목 차...17
• 그림 목차...22
• 약 어...27
• 제 1 장 서 론...32
• 제 1 절 기술 개발의 개요...32
• 1. 기술 개발의 개요...32
• 2. 기술 개발의 배경...32
• 3. 관련 기술 연구 동향...38
• 제 2 절 기술 개발의 목적...43
• 1. 기술 개발의 목표...43
• 2. 기술 개발의 중요성...45
• 3. 기술 개발의 파급 효과...51
• 제 2 장 시스템 개요...53
• 제 1 절 시장 지향형 10 Gbps 패킷 처리 시스템 개요...53
• 1. 패킷 처리 시스템 소개...53
• 2. 패킷 처리 시스템 주요 기능 분석...55
• 3. 패킷 처리 시스템 주요 요구사항 분석...57
• 제 2 절 멀티 코어 프로세서 기술 개요...59
• 1. 멀티 코어 프로세서 소개...59
• 2. 임베디드 멀티 코어 프로세서 소개...60
• 3. OCTEON 멀티 코어 프로세서 구조...60
• 제 3 절 DPI 기술 개요...65
• 1. DPI 기술 배경...65
• 2. DPI 기술의 복잡성...66
• 3. 보안 및 응용프로그램 제어에 대한 DPI 기술...67
• 4. DPI 기술 구현 방법...67
• 제 4 절 ToE 기술 개요...70
• 1. TCP/IP 프로토콜...70
• 2. TCP/IP 프로토콜 기능 구조...71
• 3. ToE 기술...73
• 제 5 절 패킷 처리 소프트웨어 기술 개요...76
• 1. SNORT 공개 소프트웨어...76
• 2. TSTAT 공개 소프트웨어...81
• 제 3 장 시스템 설계...84
• 제 1 절 시스템 요구사항...84
• 1. 시스템 요구사항 개요...84
• 2. 시스템 요구사항 명세...87
• 제 2 절 시스템 설계 사항 및 검토...95
• 1. 시스템 설계 사항...95
• 2. 네트워크 인터페이스 카드 설계 검토...97
• 3. IPS 응용 시스템 설계 검토 사항...99
• 4. TMS 응용 시스템 설계 검토 사항...102
• 5. DLP 응용 시스템 설계 검토 사항...105
• 6. NFS 응용 시스템 설계 검토 사항...106
• 제 3 절 패킷 처리 시스템 구조 설계...107
• 1. 시스템 구조 설계...107
• 제 4 절 10 기가급 네트워크 인터페이스 카드 설계...116
• 1. IS4410E 카드 설계...116
• 2. IS2440E 카드 설계...117
• 3. PPE(Packet Processing Engine) 블록 설계...118
• 제 5 절 멀티 코어 프로세서 기반의 소프트웨어 설계...119
• 1. PCE(Packet Control Engine) 블록 설계...119
• 제 6 절 패킷 처리 시스템 소프트웨어 블록 설계...125
• 제 4 장 시스템 구현...127
• 제 1 절 패킷 처리 시스템 구현 개요...127
• 1. 시스템 구현 개요...127
• 2. 패킷 처리 시스템 구현...130
• 3. 패킷 처리 시스템 관리 소프트웨어 구현...134
• 4. L7 서비스 구분 및 사용자 정책 관리...136
• 5. 트래픽 통계 모니터링...139
• 제 2 절 10 기가급 네트워크 인터페이스 카드 구현...140
• 1. 10 기가급 네트워크 인터페이스 카드 블록 구조...140
• 2. 20 기가급 패킷 처리 시스템 구성 요소...141
• 3. 10 Gbps 네트워크 인터페이스 블록(LIU) 구현...144
• 4. 패킷 제어 엔진 블록(PCE) 구현...149
• 5. 패킷 처리 엔진 블록(PPE) 구현...152
• 6. 10 기가급 네트워크 인터페이스 카드 메인 보드 구현...157
• 제 3 절 20 기가급 패킷 처리 시스템 하드웨어 구현...162
• 1. 백플레인 보드 회로 설계...162
• 2. PCI-E 보드 회로 설계...163
• 제 4 절 멀티 코어 프로세서 기반의 소프트웨어 구현...164
• 1. 멀티 코어 프로세서 구조...164
• 2. 멀티 코어 소프트웨어 구현...175
• 3. 멀티 코어 기반의 L7 DPI 소프트웨어 구현...184
• 제 5 절 시스템 서버 소프트웨어 구현...200
• 1. 시스템 서버 소프트웨어 개요...200
• 2. 10기가급 네트워크 인터페이스 카드 디바이스 드라이버...201
• 3. 트래픽 관리 서버 소프트웨어...204
• 4. 트래픽 제어 유틸리티 및 웹서버 소프트웨어...206
• 제 6 절 시스템 관리 소프트웨어 구현...208
• 1. 시스템 관리 소프트웨어 개요...208
• 2. 시스템 관리 소프트웨어 구현 내용...211
• 제 7 절 ToE 기술 개발...218
• 1. 개발 내용...218
• 2. OCTEON 기반 ToE 병렬 소프트웨어 개발...218
• 3. FPGA 기반 전용 서버용 ToE NIC 개발...229
• 제 5 장 결 론...236
• 제 1 절 주요 결과물...238
• 제 2 절 기술 활용 및 기대 효과...241
• 1. 연구개발 결과물의 독창성과 우수성...241
• 2. 연구개발 기술의 활용 및 기대 효과...244
• 제 3 절 상용화 계획...248
• 1. 국내외 관련 시장 현황...248
• 2. 사업화 계획...249
• 부록 1. 10 기가급 네트워크 인터페이스 카드 사양...255
• 부록 2. 20 기가급 패킷 처리 시스템 사양...256
• 부록 3. 특허 출원 요약...257
• 참 고 문 헌...259