초록 ▼

DDR Termination Regulator는 DDR 메모리 응용회로에 널리 사용되고 있는 SSTL Interface에서 DDR 메모리에 사용되는 VDDQ, VREF, VTT 전압을 공급함으로서 DDR 메모리의 동작을 가능하게 하며, 메모리 BUS Stub에서의 Signal Reflection을 줄여 신호의 신뢰성과 동작속도를 확보하여 DDR 메모리가 고속 동작을 가능하도록 해주는 역할을 한다.
본 기술 개발에서 목표로 하고 있는 DDR Termination Regulator의 주요 특징 특성은 전원전류의 Source/Sin

DDR Termination Regulator는 DDR 메모리 응용회로에 널리 사용되고 있는 SSTL Interface에서 DDR 메모리에 사용되는 VDDQ, VREF, VTT 전압을 공급함으로서 DDR 메모리의 동작을 가능하게 하며, 메모리 BUS Stub에서의 Signal Reflection을 줄여 신호의 신뢰성과 동작속도를 확보하여 DDR 메모리가 고속 동작을 가능하도록 해주는 역할을 한다.
본 기술 개발에서 목표로 하고 있는 DDR Termination Regulator의 주요 특징 특성은 전원전류의 Source/Sink 양방향 기능을 포함하며, Termination전압과 Reference전압을 동시에 출력할 수 있는 Multi-Channel Output 기능이며, 이를 구현하기 위한 핵심기술은 고 정밀 Reference회로와 낮은 offset의 Amp회로 기술 등 기존 Analog IC의 설계기술과 더불어, 양방향 출력구동을 위한 Power Transistor의 구조 및 배치 기술과, Shoot-Through 전류 최소화를 위한 Power Transistor의 비 중복 동작제어(Non-Overlap Drive) 기술 및 메모리 전원전압의 저하에 따른 저전압동작을 위한 별도의 미세공정을 필요로 하지 않는 저 전압 설계기술이 요구된다.

목차 Contents

• 표지 ... 1
• 제출문 ... 2
• 과제 요약서(초록) ... 3
• 목차 ... 6
• 제 1 장 서론 ... 7
• 제 1 절 기술개발의 개요 ... 7
• 1. 개발대상기술의 개요 ... 7
• 2. 기술개발제품의 기능 ... 7
• 3. 기술개발의 필요성 및 중요성 ... 9
• 4. 국내외 관련기술의 특허동향 ... 9
• 5. 국내외 시장 규모 ... 10
• 제 2 절 기술개발의 목표 및 내용 ... 11
• 1. 기술개발의 최종목표 ... 11
• 2. 개발기술의 평가방법 및 평가항목 ... 12
• 3. 개발목표 및 기술의 특성 ... 13
• 제 2 장 기술개발 내용 및 방법 ... 16
• 제 1 절 기술개발의 목표 및 내용 ... 16
• 1. 기술개발의 목표 달성여부 ... 16
• 2. 기술개발의 내용 수행실적 ... 17
• 3. 기술적 해결 방법 수행실적 ... 28
• 제 2 절 수행주체별 담당내용 및 협력 ... 30
• 1. 개발 추진 전략 및 체계 ... 30
• 2. 수행주체별 인력 및 연구기자재시설의 활용 ... 33
• 제 3 절 기술개발 추진일정 준수 여부 ... 35
• 제 3 장 기술개발 결과 기대효과 ... 37
• 제 1 절 과제개발의 기술적 성과 ... 37
• 제 2 절 과제개발의 경제적 성과 ... 37
• 제 4 장 결론 ... 39
• 제 1 절 기술개발 결과 ... 39
• 제 2 절 추후 진행 방향 ... 39