초록 ▼

연구결과
펄스기반 설계의 핵심 소자는 펄스 생성기와 펄스를 통해 구동되는 펄스래치이며, 펄스는 불안정해지기 쉬운 신호이므로 이를 안정적으로 전달하는 것이 대단히 중요하다. 본 과제에서 추구하고자 하는 세부연구 내용을 다음과 같이 세 가지 카테고리로 나누었다.
1. 타이밍, 자동배치, 아키텍처
- 펄스래치 회로의 타이밍 분석 및 최적화(retiming, time borrowing등)
- Hold violation 검출 및 제거(버퍼 삽입 또는 조합회로의 재합성)
- 펄스 생성기와 래치 사이의 안정적인 펄스전

연구결과
펄스기반 설계의 핵심 소자는 펄스 생성기와 펄스를 통해 구동되는 펄스래치이며, 펄스는 불안정해지기 쉬운 신호이므로 이를 안정적으로 전달하는 것이 대단히 중요하다. 본 과제에서 추구하고자 하는 세부연구 내용을 다음과 같이 세 가지 카테고리로 나누었다.
1. 타이밍, 자동배치, 아키텍처
- 펄스래치 회로의 타이밍 분석 및 최적화(retiming, time borrowing등)
- Hold violation 검출 및 제거(버퍼 삽입 또는 조합회로의 재합성)
- 펄스 생성기와 래치 사이의 안정적인 펄스전달을 위한 회로 자동배치
- 펄스래치를 사용하는 아키텍처(파이프라이닝, 레지스터 파일 등)의 제안
2. 전력소모
- 저전력 펄스 생성기 제안 및 설계
- 펄스래치 회로의 클럭게이팅 및 파워게이팅 회로 제안 및 설계
- 펄스 생성기 내장형 래치와 외장형 래치의 혼용을 통한 전력소모 개선
3. 공정 변이, 노이즈, 수율
- 공정 변이 및 파워네트워크 노이즈에 강인한 펄스 생성기 제안 및 설계
- 공정 변이에 따른 펄스폭 변화를 고려한 회로 설계 방법 및 수율 계산
- 안정적인 펄스 전달 및 수율을 고려한 다중 펄스폭 할당 방법 개발
- 물리적 제약을 고려하여 수율을 최대화하는 펄스래치 클러스터링 방법 개발

Abstract ▼

Result
The topic of this project is classified as the following three categories:
1. Timing, placement, architecture
- Timing analysis of pulsed-latch circuits
- Timing optimization (e.g. retiming, time borrowing) of pulsed-latch circuits
- Detection of hold violation and fix (e.g. bu

Result
The topic of this project is classified as the following three categories:
1. Timing, placement, architecture
- Timing analysis of pulsed-latch circuits
- Timing optimization (e.g. retiming, time borrowing) of pulsed-latch circuits
- Detection of hold violation and fix (e.g. buffer insertion or re-synthesis)
- Automatic placement that takes account of integrity of pulse shape
- New architectural consideration (e.g. pipelining, register file)
2. Power consumption
- New pulse generator for lower power consumption
- Clock gating of pulsed-latch circuits
- New circuits to reduce leakage current of pulsed-latch circuits
- Hybrid integrated- and external pulse generators for low power
3. Process variation, noise, yield
- New pulse generator that is robust for process and Vdd variation
- Circuit design and yield analysis considering pulse width variation
- Pulse width allocation for pulse shape integrity and yield
- Latch clustering for placement and yiel