보고서 정보
주관연구기관 |
한국반도체산업협회 Korea Semiconductor Industry Association |
연구책임자 |
이민영
|
참여연구자 |
이지연
,
차철웅
,
여순일
,
권기원
,
임익태
,
박유진
|
보고서유형 | 최종보고서 |
발행국가 | 대한민국 |
언어 |
한국어
|
발행년월 | 2013-03 |
과제시작연도 |
2012 |
주관부처 |
지식경제부 Ministry of Knowledge Economy |
등록번호 |
TRKO201700001636 |
과제고유번호 |
1415125111 |
사업명 |
전자정보디바이스산업원천기술개발 |
DB 구축일자 |
2017-09-20
|
키워드 |
반도체 표준화.에너지 획득.하이브리드 집적회로.칩수준 EMC.3차원 적층.모바일 DRAM.탄소배출량.에너지 소비량.반도체 제조장비.온실가스.장비 성능 추적.장비 데이터 획득.450mm 표준화.실리콘웨이퍼.Energy harvesting.Hybrid IC.Electrostatic discharge.Interface.Transceiver.Equipment Performance Tracking: EPT.Equipment Data Acquisition: EDA.
|
초록
▼
□ 최종목표
□ 표준화 활동
o 국내 반도체산업의 표준활동 강화
- 국내 표준화 활동기구 활성화 및 국제 표준화 활동 확대
- 표준에 대한 국내 인식 제고 및 표준 보급 활동
□ 표준 연구개발
1) 에너지 하베스팅 및 하이브리드 집적회로
o 에너지 하베스팅을 위한 반도체 소자 및 하이브리드 집적회로 국제표준 NP(New Proposal) 제안 및 NP 통과를 위한 참여국가 지원 요청
- 에너지 획득 소자 및 하이브리드 집적회로 관련 표준 제안 3건
- 1건 이상 NP 채택을 위
□ 최종목표
□ 표준화 활동
o 국내 반도체산업의 표준활동 강화
- 국내 표준화 활동기구 활성화 및 국제 표준화 활동 확대
- 표준에 대한 국내 인식 제고 및 표준 보급 활동
□ 표준 연구개발
1) 에너지 하베스팅 및 하이브리드 집적회로
o 에너지 하베스팅을 위한 반도체 소자 및 하이브리드 집적회로 국제표준 NP(New Proposal) 제안 및 NP 통과를 위한 참여국가 지원 요청
- 에너지 획득 소자 및 하이브리드 집적회로 관련 표준 제안 3건
- 1건 이상 NP 채택을 위한 참여국가의 지원 요청
2) 칩 수준 EMC 측정방법
o Near Field Scanning 안테나의 Calibration 방법 표준 개발 및 표준 제안
- Near Field Scanning 안테나(프로브)에 대한 Calibration 도구로 다각형의 Test Fixture를 상정하여 이에 대한 분석 및 적용
- 본 연구 결과를 통하여 논문, 특허를 작성 및 출원함과 아울러 표준 기고서를 작성하여 표준 제정을 위한 제안 및 표준화활동을 수행
3) 차세대 메모리 및 3D IC 고속 데이터 전송 및 테스트 기술
o 차세대 메모리(DDR4 등) 인터페이스 규격 개발
o 차차세대 메모리 성능 평가 방법 및 표준 분석
o 3차원으로 적층된 칩과 칩 사이의 데이터 전송속도장치 제작
o Voltage-Time 변수에 동작 margin을 확인 하는 BIST 제작
o 다양한 신호환경에 따른 ESD 및 load를 표준으로 제안
4) 저전력 고속 I/O 인터페이스
o 저전력 고속 I/O 인터페이스 표준 도출을 위한 선행 연구
- 6Gbps급 고속 인터페이스 회로 설계 및 성능 검증
- 연구결과를 바탕으로 한 논문 작성 및 특허 출원
- 관련 표준안 개발 및 표준 제정을 위한 표준화 활동 수행
5) 반도체장비 에너지 사용량 모니터링 시스템
o 반도체 공정 장비인 CVD 및 Etcher의 에너지 소비 모니터링시스템 개발 및 모니터링 방법의 표준화
o 반도체 제조 공정에서 발생하는 온실가스 처리장치의 처리효율측정방법 개발 및 표준화
6) 장비 성능 추적 기술 및 Interface-A 표준 성능 검사방법
o EPT 관련 표준을 분석하고 이를 바탕으로 새로운 표준 스펙을 도출하고 이를 표준안으로 개발
o 장비 성능에 영향을 미치는 요인을 찾아내고 이를 최적화할수 있는 기술 개발
- EDA 표준을 분석하고 EDA 운용 지침, 평가 방법 개발
- EDA 통신 네트워크 최적화하는 알고리즘 개발
7) 450mm 실리콘 웨이퍼 표준화 연구
o 450mm 웨이퍼용 장비 표준화를 위한 furnace의 기반기술 개발
- 450mm 웨이퍼 열처리를 위한 시험용 vertical furnace 설계 및 제작
- Boat 설계를 위한 웨이퍼 처짐에 대한 전산모사 및 측정
- Boat 설계를 위한 웨이퍼 처짐의 온도의존성 전산모사
- Boat 설계 및 제작
- 웨이퍼 열처리 전후의 기계적 특성 분석
o 평가방법
- 전산모사를 통한 기계적 특성 분석 및 경향성 파악
- 다양한 조건에 대한 전산모사결과 도출 및 분석
- 실제 측정을 통해 전산모사 결과와 비교 검증
□ 개발내용 및 결과
□ 표준화 활동
o 국내외 반도체 표준 개발
- 국제표준 실적
· JEDEC : 메모리 및 모듈, SSD 관련 표준 197건 제안, 107건 채택
· SEMI : 반도체장비 자동화 관련 표준 4건 제안 및 채택, 국내 최초 SEMI 국제 표준 제정(SEMI E5)
· IEC : 반도체 소자분야 표준 4건 제안, 2건 채택
- 국내표준 실적
· KS : 고속 직렬 인터페이스의 자가테스트 방법 표준 등 12건개발 및 제안, 반도체 제조장비 안전지침 KS 표준 제정
· 단체표준 : 칩 수준 EMC 측정을 위한 근접장 프로브 보정방법 표준 등 TTA 8건 제안 및 채택, 내장형 코어를 위한 테스트 아키텍쳐 표준 등 SoC포럼 10건 제안 및 채택
o 반도체 표준화 위원회 구성 및 운영
- 국내 반도체산업을 대표할 수 있는 산, 학, 연 전문가로 구성된 표준화 위원회 구성
· 반도체산업표준협의회, 소자설계위원회, 장비재료위원회, 자동화 TC, 환경안전 WG, IP WG, EMC WG, KS표준심의위원회, 표준특허 발굴 WG
- 분야별 표준화 위원회 운영을 통해 국내외 표준화 활동 및 KS, SEMI, JEDEC, IEC 등 반도체 관련 표준안 개발 수행
· 자동화 TC : 국내 WG이 SEMI 공식 Technical Committee로 승격
o 국제 표준 국내 보급 및 확산
- 표준화 세미나 및 교육, 워크숍 등 관련 행사 30여회 개최
· 세미나 : JEDEC Mobile Memory Forum 4회, 반도체 표준화 세미나 2회, 반도체 차세대 기술세미나 3회, Global GHG Regulatory & Technology Trend Seminar 2회, 450mm 반도체 기술 세미나 1회 개최
· 교육 : ISO 26262 표준 교육 2회, 반도체 장비안전표준 교육 기초 교육 6회, 심화교육 2회, STEP-GEM300/SECS 교육2회 실시
· 워크숍 : SEMI 표준화 워크숍, 자동차용 반도체 워크숍, 에너지 변환·전달용 반도체 표준화 워크숍, 표준 전문가 워크숍,반도체/방송통신 기술 및 표준화 워크숍 등 개최
- 국제 표준 번역 및 보급
· IEC : IEC 61967-2, 61967-3 등 EMC 관련 표준 4건
· SEMI : SEMI E30 등 반도체장비 자동화 관련 표준 11건
· JEDEC : Legal Guideline, Procedure 등 3건
- 로드맵 및 분석 보고서 발간
· 반도체 장비 기술 개발 로드맵 개발
· 차세대 모바일 반도체 소자 로드맵 개발
· 환경안전 분야 에너지절감 로드맵 개발
· 반도체 분야 에너지 절감기술에 대한 특허 분석
· 녹색성장기본법 대응 반도체산업 가이드라인
· 자동차 전장/반도체, 전력반도체, 플렉서블 반도체/디바이스 기술 및 표준화동향 보고서
o 표준특허 아이템 발굴
- 기능 안전성 확보를 위한 인터페이스 관련 표준 특허 기술등 자동차용 반도체 표준특허 개발 아이템 도출
o JEDEC 및 SEMI 국제 표준회의 참석
- JEDEC : 기술위원회 회의 참석(년 4회)
- SEMI : 자동화, 환경안전 분야 북미, 일본 기술위원회 및 RSC, ISC 회의 참석(년 2회)
· 운영위원장 한기대 김광선 교수의 SEMI ISC 초대 Korea Voting Member 임명
* RSC : Regional Standard Committee
* ISC : International Standard Committee(SEMI 최고 의사결정 기구)
□ 표준 연구개발
1) 에너지 하베스팅 및 하이브리드 집적회로
o 에너지 하베스팅 및 하이브리드 반도체 소자 국제표준 개발
- 에너지 획득 소자 및 하베스팅 시스템 표준 제안 3건
- 대상 표준
▪ 에너지 하베스팅을 위한 반도체 소자 : 3건 표준 제안
▪ 하이브리드 집적회로의 정의 및 대상 표준 범위: package stack 표준 스펙 개발
o 표준안 작성을 위한 해당 기술의 사전 검증
- 표준 제안을 위한 시제품 제작 및 측정
- 에너지 하베스팅 시스템 및 소자 표준 스펙(측정항목 등)
2) 칩 수준 EMC 측정방법
o 근장 스캔 안테나 보정방법에 대한 Test Fixture 연구
- Test Fixture 시뮬레이션(S-Parameter포함) 및 제작: 논문 1건,특허 2건 출원(미국 출원 포함)
- 표준 제안을 위한 특성평가 및 시험분석: 표준 채택 5건
o 근장 스캔 안테나 프로브 연구
- 시뮬레이션(S-Parameter 포함) 및 제작: 논문 1건, 특허 2건 출원(미국 출원 포함)
- 표준제안을 위한 특성평가 및 시험분석: 표준 채택 1건
o Flexible 근장 스캔 프로브 연구
- 시뮬레이션(S-Parameter 포함) 및 제작: 논문 1건, 특허 1건 출원
- 표준제안을 위한 특성평가 및 시험분석: 표준 채택 2건, 표준제안 1건
3) 차세대 메모리 및 3D IC 고속 데이터 전송 및 테스트 기술
o 차세대 메모리 구조 및 성능 표준 규격 개발
- 고속 데이터 전송용 핵심기술 및 ESD 등 보조수단 기술을 개발하여 특허 출원함
- 고속 인터페이스의 세대별 전송속도별 요소기술을 평가하고 송수신기 주변기이에 관련된 기술을 연구하여 표준 스펙 도출
o 차차세대 메모리 성능평가 표준 연구
- Low Cin용 시스템 인터페이스에 적합한 차세대 기술 개발
- 기존의 ESD, 수신단, 송신단, 및 클럭킹 블록에 대한 이해 및 분석
o 3차원으로 적층된 칩과 칩 사이의 데이터 전송속도장치 제작
- 고속 인터페이스를 위한 디지털 고주파 발생장치를 개발하여 T. Circuits and Systems에 학술논문 게재(2011.10)
- 3차원 적층구조용 인덕티브 링크를 개발하여 칩을 제작하여 평가하였고, 그 결과를 바탕으로 3차원 적층기술의 평가방법에 대한 표준스펙 도출
- 환경이 비교적 가벼운 3차원 적층구조용 전력모드 신호전송장치를 개발하여 특허를 출원하였으며, 차세대 고속 인터페이스로 표준화 준비 중
o Voltage-Time 변수에 동작 margin을 확인하는 BIST 제작
- 인터페이스의 가속실험 방법에 대한 연구결과를 2011년 12월 호주에서 열린 DATICS학회에서 발표하고, 전자공학회 논문지에서 학술적인 내용을 검증받고 KS 표준으로 제안함
o 다양한 신호환경에 따른 ESD 및 load를 표준으로 제안
4) 저전력 고속 I/O 인터페이스
o 저전력 고속 I/O 인터페이스 선행기술 개발
- 저전력 고속 I/O 인터페이스 회로 선행기술 연구를 바탕으로 설계하여, CMOS 공정을 사용한 회로 설계
o Multi-Drop 기반 고속 I/O 인터페이스 표준 개발
- 향후 고속 대용량 메모리 인터페이스를 위해서 multi-drop 방식의 새로운 기술을 개발하고 표준화 추진
5) 반도체장비 에너지 사용량 모니터링 시스템
o Gas scrubber의 에너지 사용량과 탄소배출량 모니터링 시스템개발
o CVD 및 Etcher의 에너지 소비량과 탄소배출량 모니터링을 위한 하드웨어 및 소프트웨어 개발
o 반도체 제조공정에서 발생하는 온실가스 처리장치의 처리 효율측정방법을 개발하고 KS 표준으로 제안
6) 장비 성능 추적 기술 및 Interface-A 표준 성능 검사방법
o EPT 관련 국제 표준 제안
o EPT 관련 최적 운영 알고리즘 개발 - 소프트웨어 등록 2건
o EDA 관련 표준 분석서 개발
o EDA 기능 목록 도출
o EDA 지침서 개발
o EDA 표준 평가방법 개발
o EDA 통신 네트워크 최적화 알고리즘 개발 - 소프트웨어 등록 2건
o 450mm 생산 환경 및 장비 표준화 동향 보고서 발간
7) 450mm 실리콘 웨이퍼 표준화 연구
o 보트설계를 위해 450mm 웨이퍼의 지지방식에 따른 웨이퍼의 중력처짐 특성을 전산모사하고 실제측정값과의 비교를 통해 전산모사의 적합성을 확인함
o 산화막 형성 열처리 공정 후의 웨이퍼 지지방식에 따른 중력처짐량 측정 결과 산화막 형성으로 인해 웨이퍼의 중력처짐량이 감소하는 것을 확인함
o 웨이퍼의 중력처짐에 대한 전산모사 및 실측 결과를 바탕으로 웨이퍼 지지대 및 처짐 측정법에 대한 표준안을 마련함
□ 기술개발 배경
1) 에너지 하베스팅 및 하이브리드 집적회로
o 차세대 반도체 소자 분야의 연구결과의 활용을 위한 국제표준 개발
- 에너지 획득을 위한 반도체 소자 기술은 저전력 휴대기기의 배터리 충전 및 전력 공급을 위한 기술로 휴대기기의 저전력화와 소형화가 진행됨에 따라 부각된 기술로, 배터리의 수명제약을 극복하기 위한 기술임
- 하이브리드 집적기술은 SoC를 통한 제품 개발이 어려운 경우와 기존에 개발된 IC를 하나의 패키지 및 모듈화 함으로써 최종제품의 개발기간과 비용의 단축을 가능하게 하는 기술임
2) 칩 수준 EMC 측정방법
o EMC 기술은 IEC에서 칩 수준의 측정 방법이 표준으로 제정되었거나 제정 중에 있으나 이에 대한 국내 기업들, 특히 팹리스업체는 그 대비가 전무한 실정임
- 위 표준 제정을 주도한 나라들이 이를 규제의 수단으로 활용할 경우에는 국내 팹리스 업체들의 막대한 피해가 예상됨
o 국내업체의 피해를 미연에 방지하기 위해, EMC 표준 제정에 주도적인 역할을 하고 있는 IEC에 참여하여 표준을 제안함과 아울러 그간의 제정된 표준을 분석하여 국가정책으로 반영되게하는 등의 절대적인 노력이 필요함
3) 차세대 메모리 및 3D IC 고속 데이터 전송 및 테스트 기술
o DDR3에서 single-ended 기술의 한계에 당면하여, DDR4 이후의 기술에 대한 개발의 전개방향이 모호하여 핵심기술의 개발을 통한 방향을 제시할 필요가 있음
o PCB 기반의 시스템 집적에서 3차원 집적으로 패러다임이 바뀌고 있는 상황에서 표준의 방향과 내용을 사전에 연구하여 공유함으로서 기업들의 독자기술 선점을 도울 수 있음
o 3차원 설계에 대한 다양화된 표준을 선도적으로 제안함으로서 현재 인텔, IBM 등이 주도적으로 하고 있는 시스템 설계와 검증에 관한 기술 로드맵 작성과 기술 개발의 가이드라인 제시등을 우리나라에서 할 수 있음
o 3-D집적과 관련된 표준에 준수하는 CAD 기술에 대한 국제경쟁력 확보가 기대됨
4) 저전력 고속 I/O 인터페이스
o 저전력 및 고속 데이터 처리를 위한 I/O 및 인터페이스 기술은 시스템 IC분야를 주도할 핵심기술이며, 비메모리 분야의 시스템응용에 대한 기반기술력 확보를 위해 꼭 필요한 기술임. 또한 이 기술은 국내기업이 가지고 있던 메모리 반도체 분야의 고집적화의 기술경쟁력과 더불어 발전할 수 있는 시스템 IC 반도체 제품분야에 꼭 필요한 중점 회로설계 기술임
5) 반도체장비 에너지 사용량 모니터링 시스템
o 온실가스 목표관리제, 온실가스 배출권 거래 등과 같은 환경관련 법규의 시행에 따라 반도체 제조공정에서 발생되는 온실가스 배출량의 측정이 필요하게 되었고, 또한 이를 통하여 각 공정장비에서 사용되는 에너지량과 배출되는 온실가스를 모니터링할 수 있게 되면 저에너지 소비, 저탄소 공정의 도입 및 온실가스 배출량이 적은 효율적인 공정장비의 선정 및 개발이 가능
o 반도체 장비·재료의 환경·안전 표준화를 선도하여 미래시장을 선점하고, 표준화를 통하여 세계 반도체 장비재료분야의 환경안전 기술동향에 대한 정보를 습득할 수 있음. 아울러 표준화를 통한 반도체 장비재료 업체를 간접지원하게 되어 경쟁력 강화에 큰 도움이 됨
6) 장비 성능 추적 기술 및 Interface-A 표준 성능 검사방법
o 장비 성능 추적(EPT) 관련 기술 및 표준
- 보다 효율적인 장비 성능 추적과 분석을 위해 현 표준에서 제공하는 정보의 양과 질의 수준이 반도체 협업의 기대치에 미치지 못하기 때문에 실제 반도체 소자업체에서는 E116을 포함한 장비 성능 추적(EPT)에 관련된 표준을 사용하고 있지 않고 독자적인 방법을 통해 구성된 표준에서 벗어난 시스템을 구성하여 운영하고 있는 실정임
- 또한, 현재의 EPT 표준이 제공하는 방법으로는 단순히 Module과 Equipment 단의 State 전환과 State 유지 시간만을 가지고 Module과 Equipment의 Uptime/Downtime 현황의 분석 및 전체적인 R2R(Run to Run) 계산이 가능하지만, 실제 장비의 성능 저하의 원인이 되는 생산 상의 문제, 예를 들어, 병목현상(Bottleneck)을 분석하고 그 원인을 도출하기에는 취약점이 있음
- 따라서 이러한 문제점 등을 보완하고 생산 성능을 보다 향상시키기 위해서 효과적이고 정교한 장비 성능 추적을 위한 분석기술 및 방법론을 개발하고 현업에 바로 적용 가능한 현실적인 표준을 개발하고 개정하는 것이 필요함
o EDA 관련 기술 및 표준
- 현재 SECS/GEM 표준은 TCP/IP를 사용하고 있는 대부분의 클라이언트-서버 시스템은 하나의 서버에 복수의 사용자가 접속할 수 있지만, 반도체 생산 현장에서는 여전히 장비와 장비 서버가 1:1 통신만을 지원하고 있음
- EDA(Interface-A) Evaluation Methods는 중간 과정에서 하나의 평가 절차라도 실패하면 뒤에 이어지는 평가를 수행하는 것 자체가 불가능하기 때문에 특정 생산 장비가 EDA를 만족시키고 있는 정도를 정량화하기에 부적합함. 또한 평가 절차에 따라 특수한 Test Case를 수행해야 할 경우, 그것에 맞는 평가도구나 절차가 없다면 평가 자체가 불가능함
- 따라서 반도체 생산 장비 제조업체나 반도체 소자 제조업체에서는 특정 생산 장비가 Interface-A의 기능이 얼마나 우수한지 또는 어느 정도 만족시키고 있는지에 대해 정량적으로 평가하기 위한 새로운 평가 방법·절차를 요구함으로 Interface-A표준을 분석하고 기능 목록을 도출하며, 이에 대한 Guideline을 작성하는 것이 필요함
7) 450mm 실리콘 웨이퍼 표준화 연구
o 최근 반도체의 생산성 증대와 공정비용 절감을 위해 450mm 실리콘 웨이퍼의 필요성이 대두되고 있고, 그 중 웨이퍼의 대면적에서 기인하는 자중에 의한 중력 처짐이 문제임
o 처짐이 발생하면 uniformity가 악화되어 박막 공정의 불안정성을 유발하고 스트레스로 인한 디바이스의 신뢰성에 악영향을 미치는 등 여러 가지 문제점들이 발생할 수 있음
o 300 mm 웨이퍼 공정의 경우에도 처짐이 발생하였으나 공정 또는 디바이스의 신뢰성에 막대한 영향을 끼치지 않는 허용가능한 범위의 것이었음
o 450 mm의 경우는 수백마이크론 이상의 처짐이 예상되기 때문에 그 기술적 문제가 450 mm의 전환에 있어서 걸림돌이 되고 있는 실정임. 또한 sputter, evaporator 등 여러 박막공정장비는 물론이고 반송시스템을 비롯한 기타 이송장비, 열처리장비 등과 맞물려 있는 문제점이므로 그 기술적 해결과 표준화가 시급한 상태임
o 따라서 본 연구에서는 웨이퍼 자중에 의한 중력처짐을 전산모사하고 실제측정을 통해서 웨이퍼 자중에 의한 중력처짐문제점을 해결하기 위한 기반을 마련하고자 함
o 또한 450mm 웨이퍼 표준안을 위한 물리적 특성을 확보하기 위해 450mm 웨이퍼 열처리용 Vertical Furnace를 사용하여 실험값과 이론값을 비교할 필요가 있음
□ 핵심개발 기술의 의의
1) 에너지 하베스팅 및 하이브리드 집적회로
o 차세대 반도체소자 기술인 에너지 하베스팅 기술개발 및 결과물의 국제 표준화
o 국내 중소기업 중심의 에너지 변환 및 전달 기술 컨소시엄구성을 통한 기술협의체 구성
- 표준의 적용 주체인 기업의 수요를 반영한 표준개발 기틀 마련
2) 칩 수준 EMC 측정방법
o 칩 수준 EMC에 대한 IEC 표준이 기 제정되었음에도 불구하고 국내에서는 이에 대한 대비가 전무한 실정이었으나 본 연구를 통하여 국내에서 처음으로 시도됨
- 근장 스캔을 위한 Test Fixture에 대한 연구는 신규 개발이었으며, 이와 관련하여 출원된 특허는 향후 표준특허로 될 수 있음
- 근장 스캔용 프로브(Flexible PCB 포함)에 대한 연구도 국내에서 처음으로 시도된 연구임. 역시 관련 특허 출원이 되었으며 향후 표준특허로 될 수 있음
o 칩 수준 EMC에 적용될 근장 스캔용 Test Fixture 및 프로브는 국산화를 위한 실험시제품이 개발된 단계임(기술이전을 통해 순수 국내기술로 상용화 가능)
3) 차세대 메모리 및 3D IC 고속 데이터 전송 및 테스트 기술
o 고속 데이터 전송용 메모리 인터페이스를 개발함으로써 DDR3이후의 메모리용 인터페이스 개발과 표준스펙 도출의 방향을 제시할 수 있음
o 3차원 집적화와 관련된 조립기술, 조립장비개발, 등의 주변기술의 선제적인 개발이 가능함
o 3차원 설계에 대한 표준을 선도할 경우 인텔, IBM 등이 기술의 로드맵을 조정하고 있는 주도권의 행사에 국내기업의 입장을 대별할 수 있음
o 3-D집적과 관련된 CAD 개발 산업의 시장 진입장벽을 낮추는 역할이 기대됨
4) 저전력 고속 I/O 인터페이스
o 고속 대용량 인터페이스에서 Multi-drop 방식의 새로운 기술을 개발함으로써 기존의 국외 의존적인 고속 I/O 인터페이스 기술을 대체할 수 있음
5) 반도체장비 에너지 사용량 모니터링 시스템
o 반도체 공정장비에 대한 에너지 소비량이나 온실가스 배출을 산정 또는 모니터링할 수 있는 시스템이 갖추어지지 않은 상황이었으며 본 연구를 통해 처음으로 시도됨
6) 장비 성능 추적 기술 및 Interface-A 표준 성능 검사방법
o EPT 표준과 EDA 표준에 대한 국내의 인식 및 활용도는 매우 떨어짐. 따라서 본 연구개발 사업의 산출물을 현재 Chipmaker,중소 규모의 장비 개발업체 및 시스템 개발업체에 확산하게되면, 450mm 생산체제에서 보다 생산성을 극대화할 수 있음
7) 450mm 실리콘 웨이퍼 표준화 연구
o 300mm 웨이퍼 공정의 경우에도 처짐이 발생하였으나 공정 또는 디바이스의 신뢰성에 막대한 영향을 끼치지 않는 허용 가능한 범위의 것이었음
o 450mm의 경우는 수백마이크론 이상의 처짐이 예상되기 때문에 그 기술적 문제가 450mm의 전환에 있어서 걸림돌이 되고 있는 실정임. 또한 sputter, evaporator 등 여러 박막공정장비는 물론이고 반송시스템을 비롯한 기타 이송장비, 열처리 장비 등과 맞물려 있는 문제점이므로 그 기술적 해결과 표준화가 시급한 상태임
o 또한 450mm 웨이퍼 표준안을 위한 물리적 특성을 확보하기 위해 실제로 450mm 웨이퍼 열처리용 Vertical Furnace를 사용하여 실험값과 이론값을 비교하는 연구는 매우 중요함
□ 적용 분야
1) 에너지 하베스팅 및 하이브리드 집적회로
o 모바일 기기, 의료용 장치, 무선네트워크(WSN) 등 다양한 응용분야에 적용이 가능
2) 칩 수준 EMC 측정방법
o SoC를 비롯한 각종 IC의 EMC 측정에 적용 가능
- 근장 스캔을 이용한 적용으로 대규모의 전자파차폐실을 구비하지 않아도 측정 가능
3) 차세대 메모리 및 3D IC 고속 데이터 전송 및 테스트 기술
o 메모리용 반도체간 통신 기술
o 통신용 반도체간의 고신뢰성 통신 기술 및 검증 기술
o CIS나 디스플레이 등 고속 신호전송이 필요한 분야까지 직접적인 파급효과가 기대됨
4) 저전력 고속 I/O 인터페이스
o 모바일 기기를 포함한 고속 대용량 메모리 인터페이스
5) 반도체장비 에너지 사용량 모니터링 시스템
o 반도체 제조 장비
6) 장비 성능 추적 기술 및 Interface-A 표준 성능 검사방법
o 반도체 소자 제조업체, 장비 개발업체, 반도체 생산 운영 시스템 개발업체, TFT LCD, 태양광 업체 등
7) 450mm 실리콘 웨이퍼 표준화 연구
o 450mm 웨이퍼 용 Furnace 보트 및 이송장치 FOUP 설계를 위한 기반 자료로 활용
o 450mm 공정 장비에 필요한 자동화 장치 개발을 위한 기반자료로 활용
o 450mm 웨이퍼의 열적·기계적 성질 파악을 통한 생산 신뢰성 확보
( 출처 : 초록 )
목차 Contents
- 표지 ... 1제 출 문 ... 2기술개발사업 최종보고서 초록 ... 3기술개발사업 주요 연구성과 ... 32목차 ... 39제 1 장 서론 ... 40 제 1 절 과제의 개요(개발기술의 중요성 및 필요성) ... 40 제 2 절 국내·외 관련 기술의 현황 ... 48 제 3 절 기술개발 시 예상되는 기술적·경제적 파급 효과 ... 57제 2 장 과제 수행의 내용 및 결과 ... 63 제 1 절 최종 목표 및 평가 방법 ... 63 제 2 절 연차별 개발 내용 및 개발 범위 ... 66 제 3 절 수행 결과의 보안등급 ... 84 제 4 절 유형적 발생품(연구시설, 연구장비 등) 구입 및 관리 현황 ... 84제 3 장 결과 및 사업화 계획 ... 85 제 1 절 연구개발 최종 결과 ... 85 제 2 절 연구개발 추진 체계 ... 249 제 3 절 시장 현황 및 사업화 전망 ... 249 제 4 절 자체보안관리진단표 ... 252끝페이지 ... 253
※ AI-Helper는 부적절한 답변을 할 수 있습니다.