초록 ▼

。5 inch VGA급 Full 10-bit digital source driver 설계
。VGA급 스캔 드라이버 설계
。저 소비전력 고속동작의 level shifter 제안
。High accuracy 2-stage 아날로그 버퍼 제안
。데이터 드라이버용 DC-DC converter 제작
。스캔 드라이버용 DC-DC converter 제작
。P-only DC-DC converter 제작(데이터 드라이버 및 스캔 드라이버용)
。P-only 디지털 회로 (shift register, level sh

。5 inch VGA급 Full 10-bit digital source driver 설계
。VGA급 스캔 드라이버 설계
。저 소비전력 고속동작의 level shifter 제안
。High accuracy 2-stage 아날로그 버퍼 제안
。데이터 드라이버용 DC-DC converter 제작
。스캔 드라이버용 DC-DC converter 제작
。P-only DC-DC converter 제작(데이터 드라이버 및 스캔 드라이버용)
。P-only 디지털 회로 (shift register, level shifter, inverter) 제작
。15MHz급 All digital DLL 회로 제작
。p-i-m diode를 optical sensor로 사용하고 30dB의 sensitivity를 갖는 AMLCD / AMOLED 용 smart sensor 화소 회로 설계 및 TP 제작/측정
。p-i-m diode를 optical sensor로 사용하고 56dB의 sensitivity와 6-bit 이상의 accuracy를 갖는 p-only ambient light sensor 설계 및 TP 제작/측정
。ASD의 system interface를 위한 interface 구조 제안 및 25MHz급에서 동작 가능한 LVDS receiver, memory, all-digital PLL등의 회로 개발
。Graphic controller등에서 사용 가능한 p-only logic 및 ALU 등의 digital IP 개발
。Power 소모를 줄이기 위한 CMOS-SOP 효율적 integration partition 방안 분석
。Low hardware complexity coprocessor를 통한 화상처리 구조 개발
。Boundary scan cell을 통한 fault tolerant architecture 개발
。Coprocessor와 graphic controller 의 효율적 연동 방안 개발
。PSNR 27 dB 이상의 bi-linear interpolation 기반의 scaler architecture 설계
。Fault tolerance를 위한 array structure 적용 가능성
。Data flow optimization을 통한 hardware 양 최소화
。SOP image frame memory cell array 및 peripherrals 설계
。High speed parallel memory cell Fault detection Unit 개발
。Memory image data compression algorithm 개발
。디지털 및 비디오/그래픽프로세서용 회로 블록 IP 개발 (동작주파수: 15MHz 이상)
。오차율 (accuracy)이 5% 이하인 model 개발
。새로운 fitting 파라미터를 도입하여 AC 모델의 정확도를 높임.

(출처 : 보고서 초록)

Abstract ▼

IV. The results of development
The developed results of this research to realize ADS can play an important role in presenting the direction of future technology for domestic display manufacturers. We developed a technology that integrates digital data drivers onto panels to drive the ASD display.

IV. The results of development
The developed results of this research to realize ADS can play an important role in presenting the direction of future technology for domestic display manufacturers. We developed a technology that integrates digital data drivers onto panels to drive the ASD display. In detail, we show that the digital data drivers can be integrated in a large panel display by developing a 2-stage analog buffer that is hard to apply to poly-Si TFTs. In addition, we verified that small data drivers can be integrated into panel displays by proposing an R-to-R DAC. This structure can be applied to patents and used for area effective circuits for general purposes like CMOS technology. It is possible to develop low cost fabrication because extemal high voltage devices are not required for use of integrated DC-DC voltage converters on panel. In this research, the developed p-i-n sensor and readout circuit have higher value-added functions in panels which is petty developrnent technology in domestic industry. Applications of arnbient light sensor, touch panel and image sensor are shown in this research. In particular, ambient light sensor applied to production are currently underway. The developed SPICE model of TFT can improve reliability for various circuit designs and reduce the time to design a circuit. If the developed SPICE model is applied to HSPICE or srnart SPICE, we can also expect royalties.
As greater display resolution increases, the importance of interface systems increase due to greater data transmission. Therefore, data transmission should be used for low power, low EMI and high speed transrnission. Through this research we propose interface circuits using low voltage differential signaling that has lower power and higher speed than TTL level signaling because of a low voltage swing. These interface circuits have low EMI because of differential signaling.
It is important to develop IP libraries for ASD digital circuits. In this research, we optimized current rnode logic circuit design and multi-input current mode logic gate design. Finally, we developed the circuit libraries for sequential logic circuits.
By supplying this research to display manufacturers, it will enable guidelines for furure technology and can be used for SoP technology. In addition, we will transfer the technology and develop a database of this research for related suppliers and laboratories. The domestic organization of industry and acaderny will be able to develop ASD applications using this research.
(출처 : SUMMARY)

목차 Contents

• 표지 ... 1
• 제출문 ... 3
• 보고서 초록 ... 4
• 요약문 ... 6
• SUMMARY ... 9
• Contents ... 12
• 목차 ... 15
• 1장 기술개발과제의 개요 ... 18
• 1절 기술개발의 목적 및 필요성 ... 18
• 1. 산업적 측면 ... 18
• 2. 기술적 측면 ... 19
• 3. 산업 발전 추세 ... 20
• 2장 국내외 기술개발 현황 ... 22
• 1절 일본의 ASD 연구 개발 인프라 ... 22
• 2절 대만의 ASD 연구 개발 인프라 ... 22
• 3절 ASD 최근 연구 ... 22
• 1. 한양대 ... 23
• 2. Sharp ... 25
• 3. Toshiba Matsushita Display ... 26
• 3장 기술개발 수행 내용 및 결과 ... 27
• 1절 다기능, 고성능 ASD의 구현을 위한 LTPS TFT를 이용한 구동회로 기술 개발 ... 27
• 1. Full 8-bit digital source driver 설계 ... 27
• 2. Scan driver 설계 ... 66
• 2절 DC-DC converter 설계 ... 71
• 1. 스캔 드라이버용 DC-DC converter 설계 ... 71
• 2. 데이터 드라이버용 DC-DC converter 설계 ... 78
• 3절 패널 데모 결과 ... 81
• 1. 패널의 광학적 특성 결과 ... 81
• 2. 제작한 패널 이미지와 동영상 측정 ... 82
• 4절 Smart sensor 화소 및 readout 회로 기술 개발 ... 84
• 1. AMLCD용 smart sensor 화소 회로 설계 ... 84
• 2. AMOLED용 smart sensor 화소 회로 설계 ... 90
• 3. 주변광 감지 회로 ... 95
• 5절 System interface와 Timing controller 설계 ... 99
• 1. System interface가 저 전력 낮은 EMI특성, 고속 동작을 하기 위한 방법 연구 ... 99
• 2. System interface의 전송 속도를 높이기 위한 연구 ... 111
• 3. qVGA급 system interface를 위한 analog PLL의 설계 ... 117
• 4. Line memory를 사용하지 않는 system interface에 대한 연구(1차년도) ... 127
• 5. Line memory를 사용하지 않는 system interface용 timing controller의 연구 ... 131
• 6. VGA급 8-bit grayscale 패널을 위한 system interface 및 timing controller의 구성 및 공정상의 mismatch에 영향을 덜 받는 Line memory 설계 ... 135
• 7. VGA급 8-bit grayscale 패널을 위한 system interface와 timing controller의 구성 및 clock generation을 위한 ADPLL 설계(3차년도) ... 148
• 6절 Fault tolerant, testable graphic coprocessor, controller 설계방안 연구 ... 165
• 1. Graphic Coprocessor 설계 방안 ... 165
• 2. Image Scaler 설계 방안 연구 ... 171
• 3. SoP Memory 및 Fault Tolerance/Image Memory Compression ... 175
• 7절 Digital 회로 IP library 회로 구축 ... 181
• 1. 전류 모드 논리(Current Mode Logic) 회로 ... 181
• 2. 저 전력 Logic 설계에 대한 연구 ... 208
• 3. 고품질 Current Source/Mirror ... 213
• 4. 고성능 Current Mode ADC 설계 ... 219
• 5. CML 다치 논리 곱셈기 설계 ... 235
• 6. DLL 설계 ... 246
• 7. P-Only Logic Gate의 설계 ... 253
• 8. 8-bit ALU(Arithmetic Logic Unit)의 설계 ... 260
• 9. Non-inverting Clock generator의 설계 ... 272
• 10. 1:2 DeMultiplxer 설계 ... 273
• 11. Double-Edge Triggered(DET) flip-flop 설계 ... 275
• 12. Phase Detector(PD)의 설계 ... 280
• 13. Time-to-digital converter(TDC)의 설계 ... 283
• 14. Digitally controlled oscillator(DCO)의 설계 ... 285
• 8절 Short channel TFT 모델 및 parameter 추출 tool 개발 ... 289
• 1. DC 모델링 ... 289
• 2. AC 모델링 ... 295
• 4장 목표 달성도 및 관련 분야에서의 기여도 ... 299
• 1절 제2단계 최종 기술 목표와 달성도 ... 299
• 2절 관련 분야 기여도 ... 302
• 5장 연구개발결과의 활용계획 ... 304
• 6장 참고문헌 ... 306
• 끝페이지 ... 309