초록 ▼

연구개발 목표 및 내용
최종 목표
· 인공신경망 구조를 하드웨어적인 측면에서 접근
· 전력소비와 집적도를 획기적으로 향상시킬 수 있는 차세대 컴퓨팅 시스템을 위한 기반 마련
· 다양한 물질을 활용하여 시냅스 모방 나노전자소자를 개발 및 고집적 어레이로 확장
· 제안된 시냅스 소자를 효율적으로 구동할 수 있는 CMOS/Beyond CMOS 하이브리드 기술 기반 아키텍처를 고안
· 극저전력으로 인지/연산/기억/학습이 가능한 3차원 인공신경망 하드웨어 시스템의 기반을 마련

전체 내용
·

연구개발 목표 및 내용
최종 목표
· 인공신경망 구조를 하드웨어적인 측면에서 접근
· 전력소비와 집적도를 획기적으로 향상시킬 수 있는 차세대 컴퓨팅 시스템을 위한 기반 마련
· 다양한 물질을 활용하여 시냅스 모방 나노전자소자를 개발 및 고집적 어레이로 확장
· 제안된 시냅스 소자를 효율적으로 구동할 수 있는 CMOS/Beyond CMOS 하이브리드 기술 기반 아키텍처를 고안
· 극저전력으로 인지/연산/기억/학습이 가능한 3차원 인공신경망 하드웨어 시스템의 기반을 마련

전체 내용
· CMOS 뉴런과의 집적이 용이하고, 공정 방법이 잘 알려져 있는 poly-Si TFT를 활용하여 신개념 시냅스 모방 소자 개발
· multi-level과 점진적 스위칭 및 고집적, 저전력 특성 검증
· 여러 개의 단자를 활용하여 CMOS 뉴런과 신호를 교환할 때에 별도의 스위치나 논리 연산 최소화
· 어레이 구조를 형성하기 위한 간단한 공정 방법을 개발
· NOR type array 구조의 특성을 활용하여 개별 cell의 conductance를 자유롭게 조절하기 위해 4단자의 poly-Si TFT를 사용
· poly-Si 물질을 사용하여 공정 과정 단순화 및 CMOS compatible 한 특성을 활용한 시냅스 어레이와 뉴런의 하이브리드 구조 형성 및 3차원 시냅스 어레이 구조 제안
· 구동 회로 구성 소자의 수 최소화 및 개별 cell의 정밀한 weight transfer 검증
· 다양한 neural network(ex, CNN, RNN, etc.) layer의 성격에 맞게 시냅스 어레이를 배치함으로써 보다 효율적인 시스템 아키텍처 구현
· 하드웨어 시냅스 소자, 뉴런 회로의 특성 반영 시뮬레이션을 통한 시스템 성능 최적화

1단계 (해당 시 작성)
목표
· poly-Si TFT를 기반으로 10⁶/cm² 이상의 집적도를 가지며, 1pJ/(synaptic event) 이하의 에너지를 소모하는 시냅스 소자를 개발한다.
· multi-level과 점진적 스위칭 특성, STDP 및 장·단기기억 동작 등의 생물학적 시냅스 특성을 구현하고 이를 집적한 시냅스 어레이 구조를 제안한다.
· CMOS와 타 세부과제에서 개발된 상변화 물질, 스핀 기반 시냅스의 하이브리드 집적화 기술을 개발하여 시냅스 구동 회로의 면적을 최소화하고, 극저전력 구동을 구현한다.
내용
· 시뮬레이션을 통한 poly-Si TFT의 특성 분석 후 이를 제작하여 기존 집적도인 10⁶/cm² 보다 향상된 10⁷/cm² 이상의 집적도와 1 pJ/(synaptic event) 이하의 소모 전력 달성
· 비대칭 더블게이트를 갖는 poly-Si TFT기반 시냅스 소자를 통한 점진적 스위칭 및 고집적, 저전력 특성 확인
· 양성 피드백 소자를 활용하여 전력 소모를 최소화하는 시냅스 구동회로 설계 및 동작 검증
· 병렬 연결된 시냅스 개수에 따른 전류 선형성 문제를 보완하는 구동 회로 설계
· 구동 회로 구성 소자의 수 최소화 방안 제시 및 off-chip learning을 위한 개별 cell의 정밀한 weight transfer 기능 검증
· 제안된 시냅스 구동 회로가 memristor 기반의 상변화 소자와 스핀소자 기반의 시냅스와 호환 가능성 검증

2단계(해당 시 작성)
목표
· 시냅스 소자 어레이 및 테스트 칩을 개발하고, 10¹⁰/cm² 이상의 집적도와, 0.25 pJ/(synaptic event) 이하의 에너지를 갖도록 특성을 개선한다.
· 제작한 시냅스 어레이에 적합한 CMOS/Beyond CMOS 하이브리드 신경모방 시스템 아키텍처를 개발한다.
· 고집적 3차원 시냅스 어레이 구조를 개발하고, 특성 열화 조건 (10년 이상의 retention)을 보장할 수 있도록 성능을 개선한다.
· 시냅스 소자 어레이와 구동회로로 구성된 극저전력 테스트 칩을 제작하고 이를 인지/연산/기억/학습이 가능한 고집적 지능형 신경모방 시스템에 활용할 수 있는 방법을 제안한다.
내용
· 소자 미세화를 위해 poly-Si TFT 기반 overpass channel 소자 제안하여 시냅스 소자의 구조를 개선하였으며, crystal-Si 기반 sidewall gate 소자를 제작하여 10¹⁰/cm² 이상의 집적도에서 multi-bit operation을 검증하고, 기존 목표인 0.25 pJ /(synaptic event) 보다 더 낮은 0.12 pJ /(synaptic event) 이하의 극저전력 동작을 확인
· 시냅스 소자의 구조 개선을 통한 고집적 성능 검증 및 3차원 시냅스 어레이 제작 가능성을 확인하고, nitride 기반 flash 소자를 활용한 10년 이상의 retention 특성 확인
· 제작된 시냅스를 시스템 수준으로 확장하여 딥러닝 알고리즘을 적용하여 MNIST, fashion MNIST 등 다양한 dataset을 활용한 simulation 진행
· 소프트웨어 알고리즘을 사용한 학습 결과를 실제 시냅스 소자의 가중치로 전사하는 방법론 확립
· 구동 회로 및 어레이의 특성을 반영한 신경 모방 시스템 시뮬레이션을 통한 성능 확인 및 개선 방안 제시

연구개발성과
· ○ 1단계
· 저널 논문 9건 게재
· 총 8개의 국내 특허, 4개의 국외 특허 출원 및 1개의 국내 특허 등록
· ○ 2단계
· 저널 논문 30편 게재
· 총 4개의 국내 특허, 2개의 국외 특허 출원 및 10개의 국내 특허, 4개의 국외 특허 등록
· 각 분야의 기업체 및 연구기관에서 창의적이고 실용적 능력을 지닌 신진인력 양성

연구개발성과 활용계획 및 기대 효과
· 출원/등록이 이루어진 특허의 핵심 개념들을 발전시켜 관련 지적재산권 확보 및 기술 이전 진행
· 새로운 응용 개척 및 양산 계획 등을 비롯한 신경 모방 소자 기반의 인공지능 칩 기술과 관련하여 국내 대기업과 상시적인 기술 및 의견 교류
· 기존 개발한 연구개발 성과를 활용 및 발전시켜, 신경모방 시스템 및 집적에 관련된 우수한 원천 특허 확보
· 지속 연구를 통해 발전된 신경모방시스템을 기반으로 가전 및 전자기술과 응용하여 다양한 형태의 스마트 시스템 구현

(출처 : 요약문 2p)

목차 Contents

• 표지 ... 1
• 요 약 문 ... 2
• 목차 ... 5
• 1. 연구개발과제의 개요 ... 6
• 2. 연구개발과제의 수행 과정 및 수행 내용 ... 7
• □ Poly-Si 박막 특성 분석 ... 7
• □ 고집적 및 저전력 동작 시냅스 소자 개발 ... 9
• □ 고집적 및 저전력 동작 시냅스 소자 제작 ... 17
• 3. 연구개발과제의 수행 결과 및 목표 달성 정도 ... 45
• 1) 연구수행 결과 ... 45
• 2) 목표 달성 수준 ... 56
• 4. 목표 미달 시 원인분석 ... 58
• 1) 목표 미달 원인(사유) 자체분석 내용 ... 58
• 2) 자체 보완활동 ... 58
• 3) 연구개발 과정의 성실성 ... 58
• 5. 연구개발성과의 관련 분야에 대한 기여 정도 ... 59
• 6. 연구개발성과의 관리 및 활용 계획 ... 59
• 끝페이지 ... 60