초록 ▼

오늘날의 마이크로프로세서는 다양한 성능 요구치를 갖는 어플리케이션들을 동시에 처리하는 능력을 필요로 하며 높은 처리율과 빠른 처리 속도 간의 균형을 잘 맞추는 것이 중요한 문제로 인식되고 있다. 이러한 여러 개의 어플리케이션을 동시에 처리하기 위해서 멀티프로세서가 필수가 되었으며 더 나아가 높은 처리율을 요구하는 어플리케이션과 빠른 처리 속도를 요구하는 어플리케이션 간의 균형을 맞추기 위해서 서로 다른 성능을 갖는 프로세서들을 하나의 칩에 집적하는 이종 멀티프로세서가 등장하였다. 이종 멀티프로세서의 가장 큰 장점은 동일한 프로세서가

오늘날의 마이크로프로세서는 다양한 성능 요구치를 갖는 어플리케이션들을 동시에 처리하는 능력을 필요로 하며 높은 처리율과 빠른 처리 속도 간의 균형을 잘 맞추는 것이 중요한 문제로 인식되고 있다. 이러한 여러 개의 어플리케이션을 동시에 처리하기 위해서 멀티프로세서가 필수가 되었으며 더 나아가 높은 처리율을 요구하는 어플리케이션과 빠른 처리 속도를 요구하는 어플리케이션 간의 균형을 맞추기 위해서 서로 다른 성능을 갖는 프로세서들을 하나의 칩에 집적하는 이종 멀티프로세서가 등장하였다. 이종 멀티프로세서의 가장 큰 장점은 동일한 프로세서가 여러 개 집적된 동종 멀티프로세서 대비 전력 소모와 면적 측면에서 효율적이라는 것이다. 그러나 프로세서의 연산 능력 증가에 비해 메모리의 성능 향상은 그 증가폭이 상대적으로 적어 프로세서와 메모리 간의 성능 격차가 지속적으로 벌어지고 있는 추세에 있다. 이러한 현상을 memory-wall이라고 부르며 현재 시스템 성능을 저해하는 가장 큰 요인으로 꼽고 있다. 이러한 프로세서-메모리 간 병목 현상을 해결하기 위해서 최근 몇 년 동안 TSV(Through Silicon Via)를 이용한 3차원 적층 기술을 적용하고자 하는 연구가 활발하게 진행되고 있다. 3차원 적층 기술이란 여러 개의 웨이퍼들을 수직 방향으로 쌓고 이들을 수직 방향의 와이어로 연결하는 최신 반도체 공정 기술이며 3차원 적층 기술을 활용하게 되면 서로 다른 제조 공정에서 구현된 웨이퍼들을 집적할 수 있기 때문에 프로세서와 DRAM을 하나의 칩으로 집적하는 것이 가능해진다. 이러한 기술적 발전으로 인해 프로세서 및 메모리의 성능이 지속적으로 증가할 수 있지만 이종 멀티프로세서가 가장 많이 사용되는 Embedded SoC (System-on-Chip)에서 연산 성능 증가에 비해 배터리 용량은 매우 더디게 증가하고 있는 상황이며 가까운 미래에 그 차이는 더 커질 것으로 예측되고 있다. 이는 전력 소모 측면에서 프로세서 및 메모리 시스템의 효율성을 더 높여야할 필요성을 대변한다. 그 중에서 DRAM은 전체시스템에서 주요 전력 소모원이다. 그러므로 DRAM의 효율성을 높이는 것이 중요하며 이종 멀티프로세서의 등장 원인을 주목하여 구조적 관점에서 DRAM의 효율성을 높이는 방법을 찾을 수 있다.

본 연구에서는 DRAM-적층 이종 멀티프로세서 환경에서 전력 소모 및 면적을 최소화할 수 있는 DRAM 구조를 제안하고 그 구조를 자동으로 합성하는 방법에 대해 연구하였다. 1차년도에는 DRAM에 의한 전력 소모를 최소화하기 위해 이종 멀티프로세서의 어플리케이션 요구치에 따른 비대칭 DRAM 구조를 제안하고 그 구조를 자동으로 합성하기 위한 알고리듬을 연구하였다. 더 나아가 2차년도에는 DRAM-프로세서 간 network cost를 고려하여 비대칭 DRAM 구조를 합성하는 방법을 연구하였다. 3차년도에서는 1~2차년도에서 연구한 비대칭 DRAM 구조를 검증하기 위한 시뮬레이션 환경 구축 및 검증을 수행하였다.

본 연구의 목표는 발상의 전환을 통해 효율적인 시스템 설계를 위해서 어플리케이션 특성에 맞게 DRAM 구조를 설계함으로써 집적도 향상 일변도의 메모리에서 벗어나 메모리의 가치를 증진시키는 것이다. 기존의 시스템에서 DRAM이 성능 저하의 가장 큰 요인이며 전력 소모의 주요 원인이었음에도 불구하고 집적도에 초점을 둔 메모리 설계가 주로 이루어져 왔으나 본 연구를 통해 효율적 고성능 시스템을 구축하기 위한 주요한 구성 요소로서 메모리를 재조명하는 계기를 마련하고, 기존의 프로세서 중심의 시스템 구조에서 탈피하여 프로세서와 메모리를 동등한 수준의 중요성을 갖도록 하여 메모리의 가치를 증진시키려 노력하였다. 또한 메모리의 집적도 향상을 위주로 발전한 메모리 산업이 공정 기술 미세화의 한계 등의 이유로 발전 지속성이 불투명한 상태에서 DRAM 구조의 새로운 패러다임을 제시하여 메모리 산업의 새로운 방향성을 제시하였다고 판단한다.

본 연구의 결과물로 IEEE에서 출판하는 상위 저널에 논문 2편과 국제학술대회 발표 및 특허 출원을 진행하였다. 이는 본 연구 목표와 결과가 타당하며 연구가 성실히 잘 수행되었음을 보여준다고 판단된다.

(출처 : Ⅰ. 연구결과 요약문 3p)

목차 Contents

• 표지 ... 1
• 목차 ... 2
• Ⅰ. 연구결과 요약문 ... 3
• Ⅱ. 연구내용 및 결과 ... 4
• 1. 연구과제의 개요 ... 4
• 2. 국내외 기술개발 현황 ... 4
• 3. 연구수행 내용 및 결과 ... 5
• 4. 목표 달성도 및 관련 분야에의 기여도 ... 6
• 5. 연구결과의 활용계획 ... 6
• 6. 연구과정에서 수집한 해외과학기술정보 ... 6
• Ⅲ. 연구성과 ... 7
• 끝페이지 ... 10