초록 ▼

□ 연구개요
- 기존의 실리콘 기반 반도체 소자가 아닌, 높은 전자 이동도 특성을 가지는 III-V 물질을 기반으로 한 반도체 소자의 채널층-절연막층의 계면 특성을 분석하고자한다.
- 물리적 스케일링의 한계에 도달한 실리콘 기반 소자가 아닌, 높은 전자 이동도 특성으로 인하여 차세대 반도체로 각광받고 있는 III-V 물질을 기반으로 반도체 소자에 대한 계면 특성 분석 및 개선을 하고자 한다.

□ 연구 목표대비 연구결과
1) 최종연구 목표
- 본 연구과제에서는, 수직/수평 구조를 가지는 III-V

□ 연구개요
- 기존의 실리콘 기반 반도체 소자가 아닌, 높은 전자 이동도 특성을 가지는 III-V 물질을 기반으로 한 반도체 소자의 채널층-절연막층의 계면 특성을 분석하고자한다.
- 물리적 스케일링의 한계에 도달한 실리콘 기반 소자가 아닌, 높은 전자 이동도 특성으로 인하여 차세대 반도체로 각광받고 있는 III-V 물질을 기반으로 반도체 소자에 대한 계면 특성 분석 및 개선을 하고자 한다.

□ 연구 목표대비 연구결과
1) 최종연구 목표
- 본 연구과제에서는, 수직/수평 구조를 가지는 III-V MOS소자의 게면 특성 분석 및 성능 향상에 관하여 연구하고, 최종적으로 우수한 계면 특성을 가지는 III-V MOSFET 소자를 제작함으로써 최종적으로 III-V 반도체 소자의 핵심 공정기술 중 하나인 계면 공정기술을 확보하고자 한다.
2) 연구결과
- 수직/수평 구조를 가지는 III-V 기반 MOS소자의 게면 특성 분석 및 성능 향상 연구
- ALD 공정을 이용한 게이트 절연막 재료(Al2O3,Hf2O3,Zr2O3,La2O3) 분석 및 증착공정 최적화를 통한 우수한 막 성능기술 확보
- Conductance Method/Terman Method 보완을 통한 계면 준위 밀도 분석 기법 확립
- III-V 소자의 전기적 특성 향상을 위한 high-k/III-V 물질 간의 계면 공정 최적화
- Constant Voltage stress condition에서 절연막 전기적 분석 및 단위 공정 최적화

□ 연구개발결과의 중요성
- III-V MOSCAP 소자의 Metal Gate/High-k/interface 계면 분석을 통해 이후 차세대 FET에 적용될 소자의 EOT Scaling에 기여 및 High-quality 게이트 절연막 공정기술 개발
- 기존 Conductance/Terman Method를 통한 계면 준위 밀도 분석 기법을 모델링 최적화하여 III-V 소자에 최적화된 Method 개발을 통해 high-k/interface 물질 간의 계면 공정 최적화 이를 통한 저온/고온 공정 및 스트레스 인가 조건에서의 안정성을 확보

(출처 : 요약문 2p)

목차 Contents

• 표지 ... 1
• 연구결과 요약문 ... 2
• 목차 ... 3
• 1. 연구개발과제의 개요 ... 3
• 2. 연구수행내용 및 연구결과 ... 3
• 3. 연구개발결과의 중요성 ... 4
• 4. 참고문헌 ... 4
• 5. 연구성과 ... 5
• [붙임1] 대표적 연구실적 ... 7
• 끝페이지 ... 10