초록 ▼

• 멤리스터 기반 시냅스소자를 기반으로 제작된 Cross Point Array 구조를 이용하여 CMOS 기반의 Neuron 회로를 결합한 single-layer artificial neural network system을 제작하고, 신호에 대한 학습 및 인식 기능을 부여할 수 있는 알로리듬을 개발하여, 뇌파신호 패턴을 학습하고 인식하여 음성에 대한 뇌파인식이 가능한 시스템을 구현했음.
• 뇌파와 MRI 데이터를 이용하여 음성 인식과 연관된 뇌의 영역을 확인하고, 다중 채널로부터 발생한 대용량의 뇌파 데이터를 효율적으로 분류하여

• 멤리스터 기반 시냅스소자를 기반으로 제작된 Cross Point Array 구조를 이용하여 CMOS 기반의 Neuron 회로를 결합한 single-layer artificial neural network system을 제작하고, 신호에 대한 학습 및 인식 기능을 부여할 수 있는 알로리듬을 개발하여, 뇌파신호 패턴을 학습하고 인식하여 음성에 대한 뇌파인식이 가능한 시스템을 구현했음.
• 뇌파와 MRI 데이터를 이용하여 음성 인식과 연관된 뇌의 영역을 확인하고, 다중 채널로부터 발생한 대용량의 뇌파 데이터를 효율적으로 분류하여 Neural Network(HNN)의 동작 검증에 이용.
• 시냅스 소자의 동작을 모사하여 Circuit simulator(PSPICE, Cadence)에서 사용가능한 소자 model 개발하고, cross point array로 구성된 Memristor의 Hardware Neural Network(HNN) 동작의 문제점을 분석, 해결했음.
• 검증에 사용된 입력 패턴은 숫자 0~9에 해당하는 영상 패턴과, 사람이 특정 음성(/a/, /i/, /u/)을 상상하였을 때 발생하는 EEG 패턴을 이용한 결과 두 경우 모두 유의미한 인식률을 보임을 확인

(출처 : 보고서 요약서 3p)

Abstract ▼

The goal of this subtask is to develop as following technologies, 1) Design and fabricate CMOS and array of nano devices consist of solid state synapse and neuron device, 2) Develop algorithm to train the circuit to identify correct signal from damaged or degraded signals
As an example, neural si

The goal of this subtask is to develop as following technologies, 1) Design and fabricate CMOS and array of nano devices consist of solid state synapse and neuron device, 2) Develop algorithm to train the circuit to identify correct signal from damaged or degraded signals
As an example, neural signals from auditory cortex will be used. Thus, the final measure of success will be an identification of specific auditory signal and synthesize the voice signal that stimulated the auditory coretx.
We developed the novel experimental paradigm and classification algorithm for analyzing the responses to the speech perception. Source localization analysis was conducted using EEG and MRI data for identifying the regions related to the speech. In order to efficiently classify the responses to the speech, the optimized classification algorithm was developed. Finally, common spatial pattern filter was used for reducing the dimensionality of the feature vectors and enhancing the classification accuracy.
The operation model for the various memristor have been studied using the electrical measurement result. To make the current flow model, the result from the DC-IV measurement was used. And time dependent model was built based on the read-out current change by the pulse input number. Based on thoses model the semi-empirical model was built for the circuit simulator(PSPICE or Cadence). The simulation results using this model matched both the dc and ac characteristics of a PCMO based memristor device well.
Based on this model, the operation of the memristor cross-point array(CPA) in the neuromorphic system have been simulated. Due to the limitation of the CPA structure, the system suffer from the sneak path issue. To solve it, V_DD/2 scheme should be applied. An effort was carried out for the simulation of a basic component of the deep neural architectures, i.e., RBM, using available realistic memristor properties and the results are published as a success. Furthermore, some basic modules of the spatio-temporal networks which are the best representative of the speech recognition systems have been simulated to understand the feasibility using memristive properties.
Using result of the states earlier, hardware neural network(HNN) system is implemented with memristor array, leaky integrating-and-fire neuron and digital core(FGPA). Memristor array is used as the synapses to define weight between neurons. Leaky integrating-and-fire neuron is used to act as a node in neural network. Digital core is control circuit to update synapses' weight by using neurons' outputs. The spike-timing-dependent plasticity(STDP), which is the most similar process with synapse weight change rule in the humman's brain, is used to verify the system's operation and performance with supervised learning algorithm. The number patterns from 0 to 9 and EEG patterns are used as a input signal and we verify that the system operates well.
Through this project the language support system will be realized and the long term goal of this system aims to help the people suffering temporary or permanent speech disorder like Prof. Stephen William Hawking to carry on an ordinary conversation by pattern recognition of brain nerve activity. Furthermore, the progressive improvement on an ordinary conversation level might become source technology for wide adaptable cybernetic organism.

(출처 : SUMMARY 7p)

목차 Contents

• 표지 ... 1
• 제 출 문 ... 2
• 보고서 요약서 ... 3
• 요 약 문 ... 4
• SUMMARY ... 7
• CONTENTS ... 9
• 목차 ... 12
• 표목차 ... 16
• 그림목차 ... 18
• 제 1 장 연구개발 과제의 개요 ... 24
• 제 1절 개발기술의 중요성 및 필요성 ... 24
• 1. 연구 개발의 핵심목표 ... 24
• 2. 연구 개발의 필요성 ... 24
• 3. 연구 개발의 중요성 ... 25
• 4. 경제적, 산업적 필요성 ... 26
• 제 2절 국내‧외 기술 개발 현황 ... 28
• 1. 신경 모방 회로 기술 ... 28
• 2. 신경 모방 소자 기술 ... 30
• 3. 청각 정보 인식 모델링 기술 ... 36
• 4. 현 기술상태의 취약성 ... 39
• 제 2 장 연구개발 수행 내용 ... 40
• 제 1절 연구개발 목표 및 평가의 착안점 ... 40
• 1. 연차별 연구 개발의 목표 및 내용 ... 40
• 2. 연도별 연구개발의 추진 일정 ... 42
• 3. 연구평가의 착안점 및 척도 ... 44
• 제 2절 연구개발 추진 전략 및 체계 ... 46
• 1. 연구개발 추진 전략 ... 46
• 2. 기술정보수집, 전문가확보, 타 기관과의 협조방안 ... 47
• 3. 연구개발 추진 체계 ... 47
• 제 3절 1단계(2012-2014) 연구 내용 요약 ... 48
• 1. 1차년도(2012년도) 연구내용 ... 48
• 2. 2차년도(2013년도) 연구내용 ... 52
• 3. 3차년도(2014년도) 연구내용 ... 56
• 제 4절 2단계 추진 체계별 연구수행 내용 요약 ... 59
• 1. 이병훈 교수님 연구실 ... 59
• 2. 전문구 교수님 연구실 ... 59
• 3. 이보름 교수님 연구실 ... 59
• 4. 이병근 교수님 연구실 ... 60
• 제 3 장 시냅스 소자 모델 개발 및 하드웨어 최적화 연구 ... 61
• 제 1절 시냅스 소자 모델 개발 및 최적화 ... 61
• 1. Mo/PCMO 소자 모델 개발 ... 61
• 2. Mo/PCMO 소자 모델 최적화 ... 67
• 제 2절 뉴로모픽 하드웨어 최적화 연구 ... 72
• 1. Cross point array 기반 뉴로모픽 시스템 설계 최적화 ... 72
• 2. Selector를 이용한 Cross point array 설계 ... 74
• 3. Parasitic resistance가 미치는 영향 ... 76
• 제 3절 신경모사 칩 측정 및 검증 환경 구축 ... 77
• 1. Cross point array 구조 분석을 위한 환경 구축 ... 77
• 2. Cross point array 구조 측정 결과 ... 79
• 제 4 장 시냅스 소자 최적화 및 응용프로그램 개발 ... 81
• 제 1절 청각정보의 인식에 적합한 neural network 모델 설계 및 개발 ... 81
• 1. 2중 memeristor 구조의 synapse 개발 ... 81
• 제 2절 구현된 simulator의 네트워크 구조와 알고리즘 개선을 통한 최적화 ... 83
• 1. MNIST 데이터셋에서의 Simulation ... 83
• 2. 음성인식 데이터셋 에서의 Simulation ... 85
• 제 3절 Neuromorphic RBM을 이용한 응용 프로그램 개발 ... 87
• 1. GRBM을 사용한 배경 제거 기술 ... 87
• 2. GRBM을 사용한 배경 제거 기술 실험 결과 ... 87
• 제 5 장 음성 인식 모델링 및 최적화 연구 ... 90
• 제 1절 커널 극한 학습 기계를 활용한 음성 상상 뇌파 신호 분석 ... 90
• 1. 음성 상상 뇌파 (EEG) 신호 측정 및 전처리 ... 90
• 2. 음성 상상 뇌파 분류를 위한 커널 극한 학습 기계 ... 92
• 3. 음성 상상 뇌파 분석 및 분류 결과 ... 93
• 제 2절 특징의 공분산을 이용한 음성 상상 뇌파 신호 분석 ... 98
• 1. 음성 상상 뇌파 신호 전처리 및 특징 ... 98
• 2. 음성 상상 뇌파 신호 전처리 결과 ... 100
• 제 3절 동물 모델을 이용한 음성 인식 모델링 연구 ... 104
• 1. 음성 인식 신호처리를 위한 동물 모델 개발 ... 104
• 2. 음성 자극에 따른 뇌파 분석을 위한 동물 실험 패러다임 설계 ... 107
• 3. 기계학습을 활용한 음성 자극에 따른 동물 뇌파 분류 ... 109
• 제 6 장 시스템 레벨 시뮬레이션 및 실리콘 뉴런 개발 ... 114
• 제 1절 시냅스 소자 모델 최적화 ... 114
• 1. Memristive 시냅스 소자 적용 최적화 ... 114
• 제 2절 Memristor를 이용하는 청각정보인식 뉴로모픽 neural network 개발 ... 118
• 제 3절 신경모사 칩 개발 및 성능 검증 ... 122
• 1. 신경모사 1차 칩 개발 및 성능 검증 ... 122
• 2. 신경모사 2차 칩 개발 및 성능 검증 ... 130
• 3. 신경모사 칩을 이용한 neural network 구현 ... 141
• 제 7 장 연구개발 수행 결과 ... 145
• 제 1절 연구개발 최종 결과 ... 145
• 1. Stuck Fault에 강한 Vector Matrix Multiplication Neural Network 구현 ... 145
• 2. 숫자 패턴 인식용 저 정밀도 기반의 Vector Matrix Multiplication 플랫폼 ... 152
• 제 2절 연구개발 추진 실적 ... 155
• 1. 2단계 연구 성과 요약 ... 155
• 2. 과학기술/학술적 연구성과 ... 155
• 3. 학위배출인력 성과 정보 ... 164
• 4. 산업지원 및 연구 성과 ... 165
• 5. 기타 성과 ... 166
• 제 3절 개발목표의 달성도 및 자체 평가 ... 167
• 1. 연구 개발의 목표의 달성도 ... 167
• 2. 관련분야의 기술 발전의 기여도 ... 171
• 제 8 장 연구개발 결과의 활용계획 ... 173
• 제 1절 타 분야 연구의 적용 및 응용 ... 173
• 1. 초고집적 메모리 어레이(array) ... 173
• 2. Memristor를 이용하는 청각정보인식 뉴로모픽 artificial neural network 개발 ... 173
• 3. Memristor 소자를 활용한 다양한 회로구현 ... 174
• 제 2절 기업화 추진방안 ... 174
• 제 9 장 연구개발과정에서 수집한 해외과학기술 정보 ... 175
• 제 1절 뉴로모픽 소자 기술 ... 175
• 1. 소자 기술 개요 ... 175
• 2. 연구 동향 ... 176
• 3. 뉴로모픽 반도체소자 기술 관련 연구 목표 및 개발 전략 ... 178
• 4. 초 저전력 뉴로모픽 시스템 구현시 활용 방안 ... 179
• 제 2절 생체 신호 인식 및 처리 기술 ... 181
• 1. 생체신호 인식 기술 ... 181
• 2. 생체신호처리를 위한 인공 신경망 하드웨어 구현 기술 ... 181
• 3. 국내외 연구 현황 ... 182
• 별첨1. 멤리스터의 스파이스(SPICE) Semi-emprical 모델 코드 ... 186
• 별첨2. 1k Vector Matrix Multiplication FPGA VHDL 코드 ... 190
• 끝페이지 ... 239