초록 ▼

□ 연구개요
AFM Lithography 방을 이용하여 20 nm 이하의 선폭을 가진 Low dimensional transition metal dechalcogenide (TMD) 및 유기반도체 (pentacene)를 채널로 하는 트랜지스터 소자의 short channel effect 규명.
√ TMD 소자의 short channel effect 에 대한 연구는 매우 미비한 편이고 채널 length 나 채널 두께에 따른 scalability 연구가 100nm 이하로는 연구가 되어 있지 못함
√ Atomic forc

□ 연구개요
AFM Lithography 방을 이용하여 20 nm 이하의 선폭을 가진 Low dimensional transition metal dechalcogenide (TMD) 및 유기반도체 (pentacene)를 채널로 하는 트랜지스터 소자의 short channel effect 규명.
√ TMD 소자의 short channel effect 에 대한 연구는 매우 미비한 편이고 채널 length 나 채널 두께에 따른 scalability 연구가 100nm 이하로는 연구가 되어 있지 못함
√ Atomic force microscopy를 사용하면 매우 국부적인 작은 채널 영역을 define 할 수 있고 electron beam lithography 와 같이 resistor를 쓰지 않아도 되며 electron beam 의 노출도 없기 때문에 TMD의 외부 damage 없이 프로세스 진행이 가능하고 residue 문제를 최소화 할 수 있음
√ wet process를 생략할 수 있기 때문에 기존 숏채널 유기반도체 소자를 제작하는데 제약이 되었던 패터닝 이슈 또한 해결할 수 있음.
√ 소스와 드레인으로 그래핀 전극을 사용하고 이를 Lithography 진행하기 때문에 top gate와 double gate 소자구조 제작이 가능함
√ 그래핀/TMD 소자로 저차원 물질들로만 소자제작이 가능함
√ AFM 리소를 이용하여 AFM 의 라인 스캔 조건을 조절하면 사용하는 팁의 종류에 따라 선폭을 줄이는 것이 가능해 짐
√ 그래핀을 이용하는 schottky transistor 나 short channel 나노 와이어 등의 연구로 확장 가능함

□ 연구 목표대비 연구결과
가. 그래핀 옥사이드 선폭 패터닝 조건 최적화
√ Pt/Ir tip을 이용하여 옥사이드의 선폭을 Friction (Friction Force Microscopy)과 Topography를 이용하여 측정 함. (Force 0.1nN, Scan rate 0.1um/s)
√ 스캔속도가 빠를수록 선폭은 얇아지나 uniformity 가 감소하기 때문에 01nN, 0.1um/s, tip bias -4V 이상의 조건으로 패터닝 해야 절연특성을 보장할 수 있음. tip bias -4V 가 문턱 전압. 더 얇은 선폭을 제작할 수 있으나 절연특성을 보장할 수 없음. 따라서 50 nm 가 제작할 수 있는 최소 사이즈임을 확인.

나. AFM 리쏘그래피를 활용하여 향상된 계면 특성 및 감소된 컨택저항 특성 확보
√ 기존 리쏘그래피와 AFM 리쏘그래피를 활용하여 MoS2/그래핀 트랜지스터를 제작하고 I-V 커브 및 트랜지스터 파라메타들을 비교했을 때, 전류밀도 뿐만 아니라 subthreshold swing, field-effect mobility 등이 향상 됨.
√ AFM 리쏘그래피를 활용하는 경우 wet process를 통해 불가피하게 나타나는 전극/채널 계면 및 채널 영역의 레지듀 영향을 감소시킬 수 있기 때문에 레지스트에 의한 도핑 현상 및 컨택저항 증가 현상을 최소화 시킬 수 있음.

다. 숏채널 펜타신 트랜지스터에서 채널의 모폴로지에 따른 전기적 특성 확인
√ 100nm~1um 채널길이를 갖는 펜타신 트랜지스터를 제작하여 채널길이가 짧아질 때 채널 영역의 성장형태가 어떻게 달라지는지 topography 이미지를 통해 모니터링 함.
√ 일반적으로 옥사이드 기판 대비 그래핀 전극 위에 성장되는 펜타신의 그레인 사이즈가 더 크게 관찰 되었고, 이것은 그래핀/펜타신 계면에서의 컨택저항을 감소시키는 요인으로서 작용할 가능성이 있음.
√ 채널영역 (옥사이드 기판) 에 성장되는 펜타신의 그레인 사이즈가 채널길이 보다 작아지기 시작하는 시점이 전기적 특성의 변화가 뚜렷해지는 임계 길이.
√ 채널 길이가 그레인 사이즈 보다 작아지는 시점부터 off leakage current 증가 및 문턱전압 감소, Vds dependent I-V 특성, 채널길이에 따른 모빌리티 경향 변화가 확인되었음.
√ 채널에 성장되는 펜타신의 그레인 사이즈가 채널길이와 그에 따른 전기적 측정 데이터와 밀접하게 연관됨을 확인.

□ 연구개발결과의 중요성
√ Si 기반 CMOS 와 마찬가지로 transition metal dichacogenide (TMD) 및 유기 반도체 역시 채널길이가 짭아지면 short channel effect 가 나타날 수 있지만 아직까지 이에 대한 연구가 미비함.
√ 소자 동작이나 쇼트키 컨택을 고려하면 CMOS 와는 매우 다른 short channel effect를 보일 수 있음.
√ 포토리쏘그래피와 이빔리쏘그래피 등 전극 제작을 위해 일반적으로 사용되는 패터닝 방법은 100 nm 이하의 채널을 제작에 한계가 있으며, AFM 리쏘그래피의 경우 수십 nm 의 AFM 팁을 사용하기 때문에 나노 단위의 패터닝에 용이한 기법임.
√ 또한, AFM 리쏘그래피의 경우, 채널 제작과 동시에 반복적 스캐닝을 통한 채널 표면이 클리닝 되는 이점이 있기 때문에 전극 제작시 metal/semiconductor 계면에서 발생하는 레지듀 이슈를 줄여 컨택저항을 낮추는 효과를 기대할 수 있음. 2차원 반도체 물질의 경우 주로 반도체 자체의 도핑으로 인한 채널저항의 변화 보다는 많은 경우 metal-semiconductor 계면에서 전하의 injection 효율이 트랜지스터의 성능을 결정하는 경우가 많기 때문에 쇼트키 컨택에 대한 선행연구가 필수적임.
√ 특히 AFM 국소산화리쏘그래피 방식의 경우 컨덕팅한 그래핀을 패터닝하여 간접적으로 채널 길이를 변화시키기 떄문에 공정에서 오는 레지듀 이슈를 최소화 할 수 있고 일부 공정과정을 생략할 수 있다는 장점이 있으며, 그래핀/저차원 반도체 물질의 컨택 평가가 가능하고 이를 통해 제작되는 소자의 scalability까지 가능해짐.

(출처 : 요약문 2p)

목차 Contents

• 표지 ... 1
• 연구결과 요약문 ... 2
• 목차 ... 4
• 1. 연구개발과제의 개요 ... 4
• 1-1. 본 연구개발의 필요성 및 중요성 ... 4
• 1-2. 연구자가 수행하고자 했던 가설 및 최종목표 ... 4
• 1-3. 연구범위 ... 5
• 2. 연구수행내용 및 연구결과 ... 5
• 가. 그래핀 양극산화 방식을 이용한 산화 조건 최적화 ... 5
• 나. 100 nm 이하의 채널길이를 가진 TMD transistor (MoS2 FET) 제작 및 평가 ... 7
• 다. 유기반도체 기반 short-channel thin film transistor (Pentacene TFTs) 제작 및 평가 ... 9
• 3. 연구개발결과의 중요성 ... 11
• 4. 참고문헌 ... 12
• 5. 연구성과 ... 13
• 끝페이지 ... 15