초록 ▼

○ IoT 디바이스 보안을 위한 공통보안성평가 보증등급 5(CC EAL5) 을 만족하는 보안 콘트롤러(SoC) 제품
○ 반도체 공정 55nm, eFlash를 사용하는 보안 콘트롤러 Wafer 제작
○ HW 암호화 연산기 : 대칭키(AES,ARIA,LEA,DES/TDES), 비대칭키(RSA/ECC) 개발
○ 암호화 연산 부채널 분석 공격 대응 설계, 부채널 평가 시스템 구축
○ 오류주입 공격 중 침투 공격 대응(Active Shield)회로 개발
○ 오류주입 공격 중 준침투 공격(Laser Attack) 대

○ IoT 디바이스 보안을 위한 공통보안성평가 보증등급 5(CC EAL5) 을 만족하는 보안 콘트롤러(SoC) 제품
○ 반도체 공정 55nm, eFlash를 사용하는 보안 콘트롤러 Wafer 제작
○ HW 암호화 연산기 : 대칭키(AES,ARIA,LEA,DES/TDES), 비대칭키(RSA/ECC) 개발
○ 암호화 연산 부채널 분석 공격 대응 설계, 부채널 평가 시스템 구축
○ 오류주입 공격 중 침투 공격 대응(Active Shield)회로 개발
○ 오류주입 공격 중 준침투 공격(Laser Attack) 대응회로(Light attack Detection Sensor) 개발
○ 오류주입 공격 중 비침투 공격(Volt,Glitch,Temperature 등) 대응회로 개발
○ 진성난수생성기(TRNG) 개발
○ Secure Update 기능(펌웨어) 개발
○ Crypto Library(펌웨어) 개발
○ 8 Channel, 10bits ADC 개발
○ 시스템 인터페이스 (I2C, CAN, SPI, UART, ISO7816) 개발
○ 개발/평가 시스템 개발

(출처 : 요약서 3p)

Abstract ▼

Purpose & Contents
Developing Security Controller support Common Criteria EAL 5

Results
○ Developed the semiconductor design technology that can prevent various physical attacks such as penetration attack, semi-penetration attack, non-penetration attack
○ Developed the masking and hi

Purpose & Contents
Developing Security Controller support Common Criteria EAL 5

Results
○ Developed the semiconductor design technology that can prevent various physical attacks such as penetration attack, semi-penetration attack, non-penetration attack
○ Developed the masking and hiding technique to prevent exposure of key value from power analysis attack in encryption operation
○ Applying Secure Core to defend Timing Attack, Probing Attack, and code vulnerability attack.
○ The world's first CC EAL5 grade IoT SoC

Expected Contribution
○ Since the software security module has the limitation of the original vulnerability (eg, modulation, reverse engineering, etc.), many security experts recommend installing a hardware security module in the IoT device.
○ It is possible to utilize the developed product as main controller in IoT device or to use it as auxiliary security module.IoT devices are expected to reach 50 billion units in 2020, and the developed products can expect high business performance in import substitution and export markets.

(출처 : SUMMARY 5p)

목차 Contents

• 표지 ... 1
• 제 출 문 ... 2
• 보고서 요약서 ... 3
• 연구개발사업 주요 연구성과 ... 4
• 국문 요약문 ... 5
• SUMMARY ... 5
• 목차 ... 6
• 제1장. 연구개발과제의 개요 ... 7
• 1. 연구개발 목적 ... 7
• 2. 연구개발의 필요성 ... 7
• 3. 연구개발의 범위 ... 9
• 제2장. 국내외 기술 개발 현황 ... 11
• 1. 국내·외 기술 현황 ... 11
• 2. 국내·외 시장 현황 ... 14
• 3. 국내·외 경쟁기관 현황 ... 14
• 4. 국내·외 지식재산권 현황 ... 16
• 5. 국내·외 표준화 현황 ... 18
• 제3장. 연구 수행 내용 및 성과 ... 19
• 1. 물리적 보안이 강화된 보안 콘트롤러 (SoC) ... 20
• 2. 보안 콘트롤러 펌웨어(Secure Boot Loader) ... 22
• 3. 임베디드 암호화 라이브러리 개발 ... 24
• 4. 공개키 암호화 가속기 설계 ... 26
• 5. RSA 부채널 대응 기술 개발 (SW) ... 27
• 6. ECC 부채널 대응 기술 개발 (SW) ... 29
• 7. TRNG 및 Hybrid RNG 개발 ... 31
• 8. 보안 콘트롤러 보안목표명세서(Security Target) 정의 ... 32
• 9. 오류주입 공격을 대비한 Analog IP 설계 ... 33
• 10. 비침투 오류주입(센서) 감지 설계 ... 34
• 11. 준침투 공격 광학오류주입 대응회로 ... 35
• 12. 침투 공격 Active Shield 대응 회로 ... 37
• 13. 오류주입 공격에 대한 방법 및 기준 정의 ... 39
• 14. 최종 평가 보드 기능(신뢰성, 오류주입등) 평가 보드 ... 40
• 15. 특허 출원(국내-1) ... 41
• 16. 특허 출원 (국내/국제-2) ... 42
• 17. 논문(SCI-1) ... 43
• 18. 논문(SCI-2) ... 44
• 제4장. 목표 달성도 및 관련 분야 기여도 ... 45
• 1. 최종 목표 대비 성과 ... 45
• 2. 세부 목표 대비 성과 ... 45
• 3. 정량적 목표 대비 성과 ... 46
• 4. 정량적 성과 목표 ... 48
• 제5장. 연구개발 성과의 활용계획 ... 49
• 1. 연구개발 결과의 개요 ... 49
• 2. 연구 개발의 기대 효과 ... 50
• 3. 연구 개발 결과의 활용 방안 ... 53
• 제6장. 연구 과정에서 수집한 해외 과학기술 정보 ... 66
• 제7장. 연구개발성과의 보안등급 ... 67
• 제8장. 국가과학기술종합정보시스템에 등록한 연구시설 장비 현황 ... 68
• 제9장. 연구개발과제 수행에 따른 연구실 등의 안전 조치 이행 실적 ... 69
• 제10장. 연구개발과제의 대표적 연구 실적 ... 70
• 제11장. 기타 사항 ... 71
• 제12장. 참고 문헌 ... 72
• 붙임1. 자체 보안관리 진단표 ... 73
• 붙임2. 연구실 안전조치 이행표 ... 74
• [부록] 산출물(설계서) 및 정량적 목표 증빙 ... 75
• 끝페이지 ... 75