초록 ▼

□ 연구개요
본 연구는 세계 최초로 초저전력 전자소자 기반 삼차원 이종집적 재구성가능 시스템의 구현을 최종목표로 한다. 이를 위하여 CMOS 회로에 더하여 차세대 초저전력 전자소자로 각광을 받고 있는 TFET과 NEM 메모리 기반의 회로를 삼차원 이종집적하는 연구를 진행하였다. 이를 위하여 1차년도에 CMOS-TFET hybrid 회로 상부에 위치한 metal layer에 signal routing을 위한 비휘발성 NEM 메모리 소자를 구현하는 연구와 관련 모델링 연구를 1차년도에 진행한다. 이어 2차년도에는 1차년도에 개발된

□ 연구개요
본 연구는 세계 최초로 초저전력 전자소자 기반 삼차원 이종집적 재구성가능 시스템의 구현을 최종목표로 한다. 이를 위하여 CMOS 회로에 더하여 차세대 초저전력 전자소자로 각광을 받고 있는 TFET과 NEM 메모리 기반의 회로를 삼차원 이종집적하는 연구를 진행하였다. 이를 위하여 1차년도에 CMOS-TFET hybrid 회로 상부에 위치한 metal layer에 signal routing을 위한 비휘발성 NEM 메모리 소자를 구현하는 연구와 관련 모델링 연구를 1차년도에 진행한다. 이어 2차년도에는 1차년도에 개발된 공정과 모델링 결과를 이용하여 CMOS-TFET 소자를 이용한 하이브리드 논리회로 part와 비휘발성 NEM 메모리 소자를 이용한 routing part를 설계하고 구현하여 초저전력 전자소자 기반 삼차원 이종집적 재구성가능 시스템의 prototype을 구현한다. 최종적으로 3차년도에는 NEM 메모리 소자 및 공정의 신뢰성을 향상시키고 집적의 수준을 높여 단순한 CMOS-TFET 회로와 NEM 메모리 회로의 공정적 삼차원 결합을 넘어선 재구성 가능 시스템 동작의 기본 단위인 1 tile 동작과 3 tile 동작을 실험적으로 검증하였다.

□ 연구 목표대비 연구결과
1. CMOS-TFET-NEM 기반 삼차원 이종 집적 공정기술 개발 (달성도 100 %)
- CMOS 공정 기술을 바탕으로 상부에 평탄화된 금속 층을 metal 공정을 통하여 형성하는 기술 개발
- 평탄화된 금속 층에 NEM 메모리를 형성하는 공정 개발
- 하부 CMOS 회로가 손상을 받지 않는 NEM 구조물 release 공정 기술 개발
- 증빙 논문1: H. C. Jo et al. , Micromachines, vol. 9, p.317, Jul. 2018.
- 증빙 논문 2: T. M. Cha et al., JNN, vol. 19, pp. 6123-6127, Oct. 2019.
2. CMOS-TFET-NEM 모델링 환경구축
- CMOS-TFET-NEM hybrid 회로 설계를 위한 전기기계 통합 모델링 환경 구현
- 제작된 CMOS/TFET/NEM 소자와 모델링의 fitting을 통한 모델링 정확도 향상
- 증빙 논문: H. M. Lee et al., IEEE TED, vol. 65, pp. 3780-3785, Sep. 2018.
3. CMOS-TFET-NEM 회로 설계
- 전기기계 회로의 통합 모델링 환경을 이용하여 CMOS-TFET-NEM hybrid 회로를 설계하고 그 성능을 예측함
- 측정 결과를 바탕으로 전기기계 통합 모델링의 정확도 향상
- 증빙 논문 1: J, W. Ko et al., IEEE TED, vol. 67, pp.3861-3867, Sep. 2020.
- 증빙 논문 2: J, W. Ko et al., JNN, vol. 20, pp. 4176-4181, Jul. 2020.
4. CMOS-TFET-NEM hybrid 시스템 구현
- CMOS-TFET-NEM hybrid 회로 집적 공정 기술을 이용하여 초저전력 전자소자 기반 삼차원 이종집적 재구성가능 시스템 완성품 구현
- 시스템의 정확한 구현을 위한 전기기계 통합 모델링 환경의 완성 및 성능평가 기법 확립
- 증빙 논문 1: H. S. Kwon et al., IEEE EDL, vol. 41, pp. 1257-1260, Aug. 2020.
- 증빙 논문 2: W. Y. Choi et al., IEEE TED, vol. 66, pp. 2040-2043, Apr. 2019.
- 증빙 논문 3: M.-H. Kang et al., IEEE Access, vol. 8, pp. 65683-65688, Apr. 2020.
5. 응용분야 적용을 위한 보완연구
- 응용분야 적용을 위한 추가 보완연구 진행 (high impedance state 구현을 위한 새로운 NEM 구동 방식 제안)
- 증빙 논문: G. Baek,et al., IEEE Access, vol. 8, pp. 202006-202012, Nov. 2020.

□ 연구발성과의 활용 계획 및 기대효과(연구개발결과의 중요성)
본 연구의 성공은 단기적으로는 고성능, 고집적, 저전력 FPGA의 구현으로 회로 설계의 자유도를 높이고 제품 출시 시기를 줄이며 업그레이드를 용이하게 할 것이다. 또한 장기적으로는 신뢰성이 높으면서도 인간 혹은 생물체의 논리구조를 모사할 수 있는 self-learning 전자 시스템의 출현으로 이어질 것이다. 이는 von Neumann 방식에 기반을 둔 연산기능이 뛰어난 전자시스템을 보완할 수 있는 또 다른 종류의 인공지능 시스템을 구현하는 기반 기술을 제공할 것이다. 따라서 본 연구는 전자분야의 한계를 넘어설 수 있는 새로운 패러다임을 창출하는 계기가 될 것이다. 본 연구가 성공적으로 진행된다면 우리나라는 향후 차세대 고성능/고집적/저전력 메모리/비메모리 시장을 선점하고 선도해 나아갈 것으로 전망한다. 일례로 FPGA의 일부분만 NEM 소자로 대체하더라도 기존에 비해 ~40 %의 면적을 줄이고, ~30 %의 정적 전력소모를 절감하며, ~25 %의 critical path delay를 감소시킬 수 있다는 예상이 미국 Stanford 대학 연구진에 의해 발표되었다. 따라서 본 연구과제의 성공은 단순히 일개 반도체 제품의 경쟁력을 강화시키는 차원이 아닌 이를 사용하는 모든 시스템의 성능향상과 전력소모를 개선하며 신뢰성과 유연성을 비약적으로 향상시킬 것이다. 또한, 군사 기술과 우주항공기술 개발 분야에서 기존의 reconfigurable logic 기술로는 대응할 수 없는 극한의 상황에서 동작하는 핵심 기술을 보유하게 될 수 있다. 이는 한국이 선도하지 못하는 군사, 우주기술 분야에서 절대적 우위를 점할 수 있다는 의미로서 이를 기반으로 선진국과의 전반적인 군사, 우주기술 협력에 지렛대로 이용할 수 있을 것으로 기대한다.

(출처 : 연구결과 요약문 2p)

목차 Contents

• 표지 ... 1
• 연구결과 요약문 ... 2
• 목차 ... 3
• 1. 연구개발과제의 개요 ... 4
• 가. 연구의 개요 ... 4
• 나. 연구개발 최종목표 ... 5
• 다. 기존 재구성가능 시스템의 연구동향과 한계 ... 7
• 라. 초저전력 전자소자 기반 삼차원 이종집적 재구성가능 시스템의 개발 필요성 ... 7
• 2. 연구개발과제의 수행 과정 및 수행 내용 ... 8
• 가. 연차별 연구의 목표 및 내용 ... 8
• 나. 연구과제 목표달성 가능성 및 연구 추진 일정 ... 9
• 3. 연구개발과제의 수행 결과 및 목표 달성 수준 ... 9
• 4. 연구개발성과의 관련 분야에 대한 기여 정도(연구개발결과의 중요성) ... 17
• 5. 연구개발성과의 관리 및 활용 계획 ... 17
• 6. 참고문헌 ... 18
• 붙임1. 세부 정량적 연구개발성과 ... 20
• 붙임2. 연구책임자 대표적 연구실적 및 증빙(요약문 및 사본) ... 34
• 끝페이지 ... 44