초록 ▼

3. 개발결과 요약
□ 최종목표
- 10nm이하급 소자의 제작 공정에서 발생할 수 있는 결함 및 전자구조 변화 예측을 위한 원자수준 공정 모델링 기술 개발
- 원자 수준에서 모델링/해석 가능하고 공정 시뮬레이션과 연동되는 TB-NEGF 기반 소자 시뮬레이션 기술 개발
- 10nm이하급 variation-immune atomistic process & device design을 위한 멀티스케일 모델링 기술 개발

□ 개발내용 및 결과
- 원자수준 공정 시뮬레이션 기술
Neural Networ

3. 개발결과 요약
□ 최종목표
- 10nm이하급 소자의 제작 공정에서 발생할 수 있는 결함 및 전자구조 변화 예측을 위한 원자수준 공정 모델링 기술 개발
- 원자 수준에서 모델링/해석 가능하고 공정 시뮬레이션과 연동되는 TB-NEGF 기반 소자 시뮬레이션 기술 개발
- 10nm이하급 variation-immune atomistic process & device design을 위한 멀티스케일 모델링 기술 개발

□ 개발내용 및 결과
- 원자수준 공정 시뮬레이션 기술
Neural Network 방법을 이용한 고전 포텐셜 코드 개발
NNP를 통한 Si oxidation 및 Ni silicidation 공정 모사
- 원자수준 전자 수송 계산 기술
In-house TB-NEGF transport 코드 개발
Silicide/Si 소자 시뮬레이션 코드 개발
NEGF를 통한 gate oxide 및 InGaAs 합금의 전하 수송 계산
- 10nm 이하급 variation-robust 소자 디자인을 위한 멀티스케일 모델링 기술
모델링 최적화를 위한 기반 기술 연구
FinFET 및 GGA 소자에서 LER, RDF, WFV 통합 모델링 개발

□ 기술개발 배경
- 반도체 소자의 크기가 10nm 이하로 작아지면서 원자 수준의 모델링을 필요로함.
- 기존 상용 툴은 준 고전적 해석에 기반하여 원자 수준 모델링 및 양자역학적 계산 불가능.
- 나노 반도체 소자 분석에 적합한 전자의 파동성을 고려하는 양자역학적 모델링 기술이 반드시 필요함.
- 실제적 조건 하에서 “공정에서 소자까지” 통합적 모델링 필요

□ 핵심개발 기술의 의의
본 시뮬레이터 활용을 통해 재료 선정, 공정 조건 최적화, 새로운 디바이스 구조 개발 등에 들어가는 비용을 줄일 수 있을 것으로 기대됨. 나아가 관련 해외 경쟁사들에 비해 ~nm 급 반도체 개발을 앞당김으로써 수출 증대 효과를 가져올 수 있을것임.

□ 적용 분야
신규 반도체 재료 탐색, 반도체 공정 최적화, 신규 디바이스 구조 개발

(출처 : 기술개발사업 최종보고서 초록 4p)

목차 Contents

• 표지 ... 1
• 제 출 문 ... 2
• 최종보고서 초록 ... 3
• 기술개발사업 주요 연구성과 ... 7
• 목차 ... 20
• 제1장 서론 ... 21
• 제1절 과제의 개요 ... 21
• 제2장 과제 수행의 내용 및 결과(기술개발 내용 및 방법) ... 27
• 제1절 최종 목표 및 평가 방법 ... 27
• 제2절 단계 목표 및 평가 방법 ... 28
• 제3절 연차별 개발 내용 및 개발 범위 ... 32
• 제4절 수행 결과의 보안등급 ... 49
• 제5절 유형적 발생품(연구시설, 연구장비 등) 구입 및 관리현황 ... 49
• 제3장 결과 ... 50
• 제1절 연구개발 최종 결과 ... 50
• (1) 1차년도 ... 50
• (2) 2차년도 ... 55
• (3) 3차년도 ... 60
• (4) 4차년도 ... 67
• (5) 5차년도 ... 74
• (6) 6차년도 ... 78
• 제2절 연구개발 추진 체계 ... 81
• 제3절 고용 창출 효과 ... 82
• 제4절 자체보안관리진단표 ... 83
• 제5절 안전관리 이행 현황 ... 85
• 제4장 사업화계획 ... 86
• 제1절 시장 현황 및 전망 ... 86
• 제2절 사업화 계획 ... 86
• 제3절 향후 추가 기술 개발 계획 ... 86
• 끝페이지 ... 87