초록 ▼

□ 최종목표
비저항 4.0 x 10^-5Ω·㎝ 이하와 투자율 30μ 이상을 갖는 전자파 차폐/흡수 겸용 융합 페이스트로 스프레이 공정을 이용하여 칩부품에 코팅 하였을 때, 전자파 차폐효율 30dB 이상의 성능을 갖는 페이스트를 개발하는 것이 본 과제의 최종 목표임

□ 개발내용 및 결과
1. 전도성 페이스트
비저항 및 스프레이 코팅성, 반도체 패키지와의 부착력, 신뢰성을 고려여 전도성 입자와 바인더를 선정하고, 전도성 입자와 바인더의 함량비와 제조공정변수의 최적화를 진행함. 건조속도를 고

□ 최종목표
비저항 4.0 x 10^-5Ω·㎝ 이하와 투자율 30μ 이상을 갖는 전자파 차폐/흡수 겸용 융합 페이스트로 스프레이 공정을 이용하여 칩부품에 코팅 하였을 때, 전자파 차폐효율 30dB 이상의 성능을 갖는 페이스트를 개발하는 것이 본 과제의 최종 목표임

□ 개발내용 및 결과
1. 전도성 페이스트
비저항 및 스프레이 코팅성, 반도체 패키지와의 부착력, 신뢰성을 고려여 전도성 입자와 바인더를 선정하고, 전도성 입자와 바인더의 함량비와 제조공정변수의 최적화를 진행함. 건조속도를 고려한 혼합 용제 선정 및 용제 혼합비 최적화, 분산제등의 첨가제 최적화를 통하여 반도체 패키지에대한 스프레이 코팅성이 우수한 비저항 3.0 x 10^-5Ω·㎝ 이하의 전도성 페이스트를 개발 함
2. 연자성 페이스트
고투자율을 갖는 연자성 필러를 선정하고, 연자성 필러에 직접적인 응력이 가해지지 않는 새로운 제조공정을 개발함. 반도체 패키지와의 부착력 및 신뢰성을 고려한 바인더를 선정하고, 투자율을 극대화할수 있는 최적의 함량비를 도출함. 연자성 필러의 형상제어 및 표면처리를 통해 보다 투자율을 향상시키고, 혼합용제 선정 및 용제 혼합비 최적화, 분산제등의 첨가제 최적화를 통하여 반도체 패키지에 대한 스프레이 코팅성이 우수하고 1MHz~30MHz의 주파수 범위에서 투자율이 70μ 이상인 연자성 페이스트를 개발함.
3. 융합 페이스트
앞서 개발한 전도성 페이스트와 연자성 페이스트 조성설계 기술을 기반으로 높은 전도성과 높은 투자율을 갖는 융합 페이스트를 개발함. 전도성 입자와 연자성 입자의 경우 그 크기가 서로 다르므로 전도성 페이스트와 연자성 페이스트를 각각 제조하여 함량비별로 혼합 테스트를 진행하여 최적의 혼합비를 도출함. 전도성 페이스트의 함량이 높을수록 스프레이 도포성 및 전기전도도의 향상되고, 연자성 페이스트의 함량이 높을수록 투자율이 증가하는 경향이 확인되었고, 전도성 페이스트 60%와 연자성 페이스트 40% 혼합 시 본 과제의 최종 목표인 비저항 4.0 x 10^-5Ω·㎝ 이하와 1MHz~30MHz 주파수 범위에서의 투자율 30μ를 동시에 만족하는 것을 확인함.
4. 컨포멀 코팅 구조에 대한 전자파 차폐효과 평가방법 개발
Loop-probe 방법과 Strip-line 방법을 이용하여 컨퍼멀 코팅구조를 위한 근역장에서의 자기장 및 전기장 측정 지그 개발 및 측정 방법 제시하였고 시뮬레이션을 통하여 그 결과에대한 검증을 진행함.
5. 신뢰성 평가
과제수행 각 차년도별 내열성, 고온고습, 열충격 시험, ESD 평가 등의 신뢰성 평가를 진행하고, 신뢰성 평가 후 발생하는 고장형태를 확인함. 이를 통해 전도성 페이스트, 연자성 페이스트, 융합 페이스트의 보다 높은 수준의 신뢰성을 확보할 수 있었음.

□ 기술개발 배경
모바일 기기와 같이 작은 form factor를 갖는 제품에서 불필요한 전자파를 제거하거나 전자파로부터 부품을 보호하기 위한 최적의 방법은 전자파를 차폐하거나 흡수하는 기술임. 자동차에서는 현재 고성능의 전장 기기들이 많이 탑재되고 있으며, 향후 전기자동차, 자율주행자동차 등을 구현하기 위해서는 이러한 추세가 지속될 것으로 예상됨. 특히 전기자동차 구현을 위해서는 모터 동력장치를 사용하므로강한 저주파 자기장이 많이 발생하며, 저주파 영역에서의 전자파 차폐 기술이 중요함. 이러한 이유로 글로벌 고객사들의 강력한 개발요청이 있었음.
현재 반도체 패키지 레벨에서의 전자파차폐는 PVD 공정을 이용한 컨포멀 코팅이 주를 이루고 있으나, 설비가격이 매우 높고 생산성이 부족하여 매우높은 초기 투자비용이 요구되고 있음. 본 기술은 상대적으로 설비 가격이 낮고, 생산성이 높아 초기 투자비용이 낮으며, PVD 공정에의한 컨포멀 코팅과 동등 이상의 성능을 구현할 수 있어 개발을 진행하게 됨. 또한 PVD 공정으로 고주파영역과 저주파영역을 동시에 차폐하려면 2회의 컨포멀코팅이 진행되어야 하며, 이는 생산성이 급격히 낮아지므로 제조비용을 높이는 결과를 야기함. 본 과제의 결과물인 저주파/고주파 차폐용 융합 페이스트는 1회의 컨포멀코팅으로 저주파/코주파 영역 모두 차폐가 가능하므로 경쟁력이 매우 높은 기술로 판단 됨.

□ 핵심개발 기술의 의의
본 과제를 통해 개발된 저주파/고주파 와이드 밴드의 전자파 차폐용 융합페이스트는 반도체 패키지 레벨에서 적용된 사례가 없는 최초의 개발이며 현재 국내 S, A 사 등의 OSAT 업체는 퀄컴, 애플 등 반도체 칩 설계사와 스마트폰 제조사의 의뢰에 따라 특정 주파수에 맞춘 소재를 PVD 공법으로 차폐를 진행하고 있음. 따라서 본 과제의 개발품을 스프레이 공법으로 패키지에 컨퍼멀 코탕할 경우 10mm×10mm 패키지 기준으로 PVD 공정 적용 시 10.3원/개 수준에서 4.5원/개 수준으로 원가가 절감되어 시장을 선도할 수 있을것으로 예상됨. 다만, PVD 공정의 경우 기존에 OSAT 업체에 공급되어 설치된 장비가 셋업되어 있어 신규 칩 생산부터 적용될것으로 판단되어 시장 진입이 다소 늦어지고 있음.

□ 적용 분야
모바일, IoT, Wearable, VR 등 각종 전자제품의 반도체 패키지 및 자동차 전장 산업 부품 등

(출처 : 초록-3. 개발결과 요약 4p)

목차 Contents

• 표지 ... 1
• 제 출 문 ... 2
• 최종보고서 초록 ... 3
• 기술개발사업 주요 연구성과 ... 10
• 목차 ... 14
• 제 1 장 서론 ... 15
• 제 1 절 과제의 개요 ... 15
• 제 2 장 과제 수행의 내용 및 결과(기술개발 내용 및 방법) ... 23
• 제 1 절 최종 목표 및 평가 방법 ... 23
• 제 2 절 단계 목표 및 평가 방법 ... 27
• 제 3 절 연차별 개발 내용 및 개발 범위 ... 27
• 제 4 절 수행 결과의 보안등급 ... 29
• 제 5 절 유형적 발생품(연구시설, 연구장비 등) 구입 및 관리 현황 ... 30
• 제 3 장 결과 ... 32
• 제 1 절 연구개발 최종 결과 ... 32
• 1. 연차별 정량적 목표치 및 실적 ... 32
• 2. 연구개발 추진 일정 및 실적 ... 33
• 제 2 절 연구개발 추진 체계 ... 38
• 제 3 절 고용 창출 효과 ... 42
• 제 4 절 자체보안관리진단표 ... 42
• 제 5 절 안전관리 이행 현황 ... 45
• 제 4 장 사업화 계획 ... 48
• 제 1 절 시장 현황 및 전망 ... 48
• 제 2 절 사업화 계획 ... 49
• 제 3 절 향후 추가 기술 개발 계획(개발기술 응용 등) ... 50
• 별첨 ... 51
• 끝페이지 ... 72