초록 ▼

ㅇ 연구개요
‣ 연구의 목적
- 본 연구에서는 dopingless 기술과 charge trap 기술을 접목하여 저전력, 고성능 터널링 트랜지스터를 개발하고자 한다. 이를 위하여 터널링 트랜지스터를 이용한 model calibration, 소자 특성 평가, 로직 등 응용 기술 개발을 포함한다. ‣ 제안 소자 구조
- 제안 소자는 터널링 트랜지스터의 원리를 이용하므로 낮은 전압(<0.5V)에서 구동이 가능한 장점을 가지고 있다. 기존의 터널링 트랜지스터는 doping에 의해서 source/drain을 형성하므로 RDF에

ㅇ 연구개요
‣ 연구의 목적
- 본 연구에서는 dopingless 기술과 charge trap 기술을 접목하여 저전력, 고성능 터널링 트랜지스터를 개발하고자 한다. 이를 위하여 터널링 트랜지스터를 이용한 model calibration, 소자 특성 평가, 로직 등 응용 기술 개발을 포함한다. ‣ 제안 소자 구조
- 제안 소자는 터널링 트랜지스터의 원리를 이용하므로 낮은 전압(<0.5V)에서 구동이 가능한 장점을 가지고 있다. 기존의 터널링 트랜지스터는 doping에 의해서 source/drain을 형성하므로 RDF에 다소 취약하나 제안 소자는 source 부분에 불순물을 넣지 않고 게이트 측벽 절연막에 3층의 유전막을 형성하여, 유전막 내의 charge trap을 이용하여 band bending을 이용한다.

ㅇ 연구 목표대비 연구결과
‣ 제안 소자의 ION Vt SS 특성이 기존 발표논문대비 우수함을 확인
- SS, ION 특성이 동등 전압조건에서 10% 개선 확인
‣ MOSFET/TFET 혼성회로 구현
- 혼성회로 구현 및 공정변이에 대하여 높은 immunity 확인
‣ 기타 정량적 목표

ㅇ 연구개발성과의 활용 계획 및 기대효과 (연구개발결과의 중요성)
‣ 반도체 개발 방향의 혁신
- 기존 TFET의 한계인 불안정한 터널 장벽 형성으로 인한 current variation에 대해서 적극적으로 억제 가능한 솔루션 제시
- 기존 CMOS 공정 및 NAND flash 공정과 호환 가능한 공정방법 제시로 표준화된 공정으로 실현 가능성 확인.
‣ 향후 시장은 인공지능이 생활, 산업, 경제, 사회를 근본적으로 변화시킬 것으로 전망되는데, 그에 따라 핵심 부품인 반도체의 고성능화 및 저전력화를 위한 필수적인 기술로 기술선도 가능.


(출처 : 연구결과 요약문 2p)

목차 Contents

• 표지 ... 1
• 연구결과 요약문 ... 2
• 목차 ... 3
• 1. 연구개발과제의 개요 ... 4
• (1) 연구개발의 필요성 ... 4
• (2) 연구개발의 목표 및 연구범위 ... 5
• 2. 연구개발과제의 수행 과정 및 수행 내용 ... 5
• (1) 1차년도 연구결과 ... 5
• (2) 2차년도 연구결과 ... 9
• 3. 연구개발과제의 수행 결과 및 목표 달성 수준 ... 12
• 1) 정성적 연구개발성과(연구개발결과) ... 12
• 2) 세부 정량적 연구개발성과 ... 12
• 3) 목표 달성 수준 ... 12
• 4. 연구개발성과의 관련 분야에 대한 기여 정도 (연구개발결과의 중요성) ... 13
• 5. 연구개발성과의 관리 및 활용 계획 ... 13
• 6. 참고문헌 ... 13
• [붙임1] 세부 정량적 연구개발성과 ... 15
• [붙임2] 연구책임자 대표적 연구실적 및 증빙(요약문 및 사본) ... 16
• 끝페이지 ... 24