초록 ▼

□ 연구개발 목표 및 내용
◼ 최종 목표
o 주관연구개발기관의 요구사항
- MIPI I3C 인터페이스 기반의 DDR5 JEDEC 통신 규격을 준수하는 DDR5 메모리 반도체 온도 테스트 장비 개발
* DDR5 JEDEC JESD302-1 및 JESD300-5 표준 기술 준수
* 최대 12.5Mbps 신호처리를 지원하는 MIPI I3C 인터페이스 적용(I2C 호환)
* DDR5 用 온도 센서 데이터 수집 기능 적용(DDR4 호환)
* 가온 및 냉각을 위한 온도 제어기 연동 및 제어 기능
*

□ 연구개발 목표 및 내용
◼ 최종 목표
o 주관연구개발기관의 요구사항
- MIPI I3C 인터페이스 기반의 DDR5 JEDEC 통신 규격을 준수하는 DDR5 메모리 반도체 온도 테스트 장비 개발
* DDR5 JEDEC JESD302-1 및 JESD300-5 표준 기술 준수
* 최대 12.5Mbps 신호처리를 지원하는 MIPI I3C 인터페이스 적용(I2C 호환)
* DDR5 用 온도 센서 데이터 수집 기능 적용(DDR4 호환)
* 가온 및 냉각을 위한 온도 제어기 연동 및 제어 기능
* 가온 및 온도차폐, 협착/물림/끼임 등의 위험요소를 고려한 기구 제작
* 사업화를 고려하여 SK하이닉스 GUI 개발 표준을 준수하는 모니터링 및 제어를 위한 GUI 프로그램 제작
o 최종 개발기술
- 메모리 반도체 신호처리 모듈 개발
* 고속/병렬 신호처리가 가능한 FPGA 기반 보드 개발
* 최대 12.5Mbps 신호처리를 지원하는 MIPI I3C 인터페이스 개발(I2C 호환)
* DDR JEDEC JESD302-1 및 JESD300-5 규격 개발
- 통합 운용 중앙처리 모듈 개발
* 외부 이더넷 연동 및 제어를 위한 CPU 기반 보드 개발
* 통합 운용 SW 및 온도제어 알고리즘 개발
* 온도제어기 연동 인터페이스 개발
* GUI 연동 인터페이스 개발
- DUT 차폐 기술 및 정밀한 가온 기술을 적용한 기구 제작
- 사용자 제어 및 모니터링을 위한 GUI 개발
* SK하이닉스 GUI 개발 표준을 준수하는 윈도우 기반의 GUI 개발
o End Product
- H/W : 메모리 반도체 신호처리 모듈
- H/W : 통합 운용 중앙처리 모듈
- H/W : DUT 온도 차폐 및 정밀한 가온 기술을 적용한 기구
- FPGA : JEDEC JESD302-1, JESD300-5 온도센서 통신규격
- FPGA : MIPI I3C 인터페이스
- S/W : 통합 운용 SW 및 온도제어 알고리즘
- S/W : 온도제어기 연동 인터페이스 모듈
- S/W : SK하이닉스 GUI 개발 표준을 준수하는 GUI

◼ 전체 내용
o 주요 기능(또는 규격)
- 메모리 반도체 신호처리 모듈 개발
* 최대 12.5Mbps 신호 처리가 가능한 FPGA 기반 보드
* MIPI I3C 인터페이스 연동 기능(I2C 호환)
* DDR JEDEC JESD302-1, JESD300-5 규격 상호 호환 기능
- 통합 운용 중앙처리 모듈 개발
* 외부 이더넷 연동 및 제어를 위한 CPU 기반 보드
* 통합 운용 SW 및 온도제어 알고리즘 적용
* 온도제어기 연동 인터페이스 기능
* GUI 연동 인터페이스 기능
- DUT 차폐 기술 및 정밀한 가온 기술을 적용한 기구
* 온도 테스트의 정밀/정확성을 고려한 DUT에만 온도를 전달하는 온도 차폐기술 기술 적용
* 협착/물림/끼임 등의 위험요소를 제거한 기구 제작 기술
- 모니터링 및 제어를 위한 GUI 프로그램
* SK하이닉스 GUI 개발 표준을 준수
* 온도 테스트의 효율성을 고려한 다수의 메모리 반도체 테스트 동시 제어 기능
o 주요 성능치
- MIPI I3C 통신 인터페이스
* 최대 통신 속도 : 12.5Mbps
* Clock Pulse Width Time : > 40ns
* 통신 동작 전압 범위 : 1.0 ~ 3.3V
- DDR5 JEDEC 표준 규격
* JESD302-1, JESD300-5 온도센서 통신 규격 준수
- SK하이닉스 GUI 개발 표준을 준수한 GUI 개발
- DUT 차폐 기술 적용한 기구 설계
* 온도 오차 : ±3.0℃
* 차폐 표면 온도 : < 40℃ (@ 최대온도 설정 시)
o 핵심 기술
- 고속의 신호처리가 가능한 FPGA 기반 보드 제작 기술(HW)
- 외부 이더넷 연동 및 제어를 위한 CPU 기반 보드 제작 기술(HW+SW)
- 최대 12.5Mbps를 지원하는 MIPI I3C 인터페이스 구현 기술(FPGA)
- JEDEC JESD302-1 및 JESD300-5 표준 규격 호환 기술(FPGA)
- SK하이닉스 GUI 개발 표준을 준수하는 윈도우 기반의 GUI 제작 기술(SW)
- DUT 차폐 및 정밀한 가온 기술을 적용한 기구 제작 기술(HW+SW)

□ 연구개발성과
o H/W 개발
- 본 사업을 통해 확보한 지재권 및 기술력을 바탕으로 최근 수요가 급격히 증가하고 있는 DDR5 메모리
o S/W 개발
- 본 사업을 통해 확보한 지재권 및 기술력을 바탕으로 최근 수요가 급격히 증가하고 있는 DDR5 메모리
o 정량적 목표 항목 기능 검증
o 정량적 성과

□ 연구개발성과 활용계획 및 기대 효과
o 지재권 및 기술력 확보
- 본 사업을 통해 확보한 지재권 및 기술력을 바탕으로 최근 수요가 급격히 증가하고 있는 DDR5 메모리 반도체 테스트 장비시장에서의 경쟁력 확보 기대
o SK하이닉스, 삼성반도체, 하나마이크론
- 주관기관은 SK하이닉스 1차 협력사로 시제품의 SK하이닉스 시범운용 요청 및 인증을 획득하여 경쟁사 대비 신속한 사업화 기대
- SK하이닉스 사업화 이력을 바탕으로 삼성반도체 및 하나마이크론에 영업을 추진하고자 함
o 해외 수출(해외 SK하이닉스 공장)
- SK하이닉스는 전통적으로 국내 공장에 도입되어 신뢰성이 확보된 반도체 시험 장비는 해외 자사 공장에 적극 도입하고 있어, 해외 SK하이닉스 공장 진출 기대
o 사업 확대 및 외산 장비 수입 대체
- 최종 결과물의 주요 기술을 바탕으로 I3C Sense Wire 업체에서 사용하는 범용 I3C 프로토콜 분석기를 대체할 수 있는 전문 계측기 개발이 가능하여 계측기 분야 사업 확장 및 외산 장비의 국산화 기대

(출처 : 요약문 5p)

목차 Contents

• 표지 ... 1
• 요 약 문 ... 3
• 목차 ... 9
• 1. 연구개발과제의 개요 ... 10
• 2. 연구개발과제의 수행 과정 및 수행 내용 ... 14
• 1. 시스템 개발 ... 14
• 2. H/W 개발 ... 14
• 3. S/W 개발 ... 40
• 4. I3C 프로토콜 분석 ... 45
• 5. 기구 개발 ... 51
• 3. 연구개발과제의 수행 결과 및 목표 달성 정도 ... 57
• 1) 연구수행 결과 ... 57
• 2) 목표 달성 수준 ... 73
• 4. 목표 미달 시 원인분석 ... 73
• 5. 연구개발성과의 활용 및 사업화 계획 ... 74
• 끝페이지 ... 75