본 연구는 저 전압으로 갈수록 소형화된 반도체 소자의 신뢰성을 유지하고 대용량, 고속, Mobile DRAM에서 전력 소모를 줄이기 위해서 저 전압 DRAM용 Vpp charge pump를 설계 하고자 한다. 현재 저 전압 DRAM 동작은 소형화된 반도체 소자의 신뢰성을 유지하고 대용량, 고속, Mobile DRAM에서 전력 소모를 줄이기 위해서는 필수적이다. 현재 저 전압 DRAM의 공급전압은1.8V가 사용되고 있으며, 향후 1.8V 이하의 전압이 사용될 것으로 예상된다. 공급전압이 1.8V 이하로 줄어드는 반면 DRAM cell 트랜지스터의 ...
본 연구는 저 전압으로 갈수록 소형화된 반도체 소자의 신뢰성을 유지하고 대용량, 고속, Mobile DRAM에서 전력 소모를 줄이기 위해서 저 전압 DRAM용 Vpp charge pump를 설계 하고자 한다. 현재 저 전압 DRAM 동작은 소형화된 반도체 소자의 신뢰성을 유지하고 대용량, 고속, Mobile DRAM에서 전력 소모를 줄이기 위해서는 필수적이다. 현재 저 전압 DRAM의 공급전압은1.8V가 사용되고 있으며, 향후 1.8V 이하의 전압이 사용될 것으로 예상된다. 공급전압이 1.8V 이하로 줄어드는 반면 DRAM cell 트랜지스터의 문턱전압은 Subthreshold Leakage Current를 그전 수준으로 유지하기 위해서 줄이는데 한계가 있다. 한편 DRAM 칩에서 Vpp (boosted voltage) generator는 DRAM cell과 주변회로에서 NMOS 문턱 전압(VTN) 손실을 제거하기 위해 사용된다. 1.8V이하의 저 전압으로 가면서 DRAM cell의 문턱 전압(VTN) 손실을 제거하면서 Subthreshold Leakage Current를 그대로 유지하기 위해서 Vpp 전압 레벨은 거의 2VDD의 높은 전압을 필요로 한다. 반면 최대 공급 전압이 2VDD정도인 기존의 1-Stage Vpp Charge Pump는 원하는 전압 레벨을 공급할 수 없고 Vpp 전압이 떨어져 DRAM cell에 VINT (Internal Supply Voltage) 전압을 저장하는데 한계가 있어 Refresh 특성이 나빠진다. 그래서 1.8V 이하의 저 전압 DRAM에서는 3VDD까지 공급할 수 있는 2-Stage Vpp Charge Pump를 필요로 한다. 2-Stage 이상의 Multi-Stage Charge Pump는 EEPROM 같은 Nonvolatile Memory에 프로그램 전압을 공급하기 위해 사용되고 있으며, 대부분 Diode-Configured Switch와 Pumping Capacitor로 구성된 Dickson에 의해 제안된 회로를 기반으로 한다. 그러나 Voltage Pumping Gain은 VDD가 감소함에 따라 현저히 줄어들기 때문에 저 전압 동작을 위한 Vpp (boosted voltage) charge pump를 설계하고 동부 0.25㎛ 공정의 모의실험을 통해 효율성을 분석하여 검증하였다.
본 연구는 저 전압으로 갈수록 소형화된 반도체 소자의 신뢰성을 유지하고 대용량, 고속, Mobile DRAM에서 전력 소모를 줄이기 위해서 저 전압 DRAM용 Vpp charge pump를 설계 하고자 한다. 현재 저 전압 DRAM 동작은 소형화된 반도체 소자의 신뢰성을 유지하고 대용량, 고속, Mobile DRAM에서 전력 소모를 줄이기 위해서는 필수적이다. 현재 저 전압 DRAM의 공급전압은1.8V가 사용되고 있으며, 향후 1.8V 이하의 전압이 사용될 것으로 예상된다. 공급전압이 1.8V 이하로 줄어드는 반면 DRAM cell 트랜지스터의 문턱전압은 Subthreshold Leakage Current를 그전 수준으로 유지하기 위해서 줄이는데 한계가 있다. 한편 DRAM 칩에서 Vpp (boosted voltage) generator는 DRAM cell과 주변회로에서 NMOS 문턱 전압(VTN) 손실을 제거하기 위해 사용된다. 1.8V이하의 저 전압으로 가면서 DRAM cell의 문턱 전압(VTN) 손실을 제거하면서 Subthreshold Leakage Current를 그대로 유지하기 위해서 Vpp 전압 레벨은 거의 2VDD의 높은 전압을 필요로 한다. 반면 최대 공급 전압이 2VDD정도인 기존의 1-Stage Vpp Charge Pump는 원하는 전압 레벨을 공급할 수 없고 Vpp 전압이 떨어져 DRAM cell에 VINT (Internal Supply Voltage) 전압을 저장하는데 한계가 있어 Refresh 특성이 나빠진다. 그래서 1.8V 이하의 저 전압 DRAM에서는 3VDD까지 공급할 수 있는 2-Stage Vpp Charge Pump를 필요로 한다. 2-Stage 이상의 Multi-Stage Charge Pump는 EEPROM 같은 Nonvolatile Memory에 프로그램 전압을 공급하기 위해 사용되고 있으며, 대부분 Diode-Configured Switch와 Pumping Capacitor로 구성된 Dickson에 의해 제안된 회로를 기반으로 한다. 그러나 Voltage Pumping Gain은 VDD가 감소함에 따라 현저히 줄어들기 때문에 저 전압 동작을 위한 Vpp (boosted voltage) charge pump를 설계하고 동부 0.25㎛ 공정의 모의실험을 통해 효율성을 분석하여 검증하였다.
Low voltage operation in high density, high speed and mobile DRAMs is essential to minimize the power consumption and to guarantee the reliability of the devices as critical dimension decreases. Supply voltage of recent low voltage DRAMs is 1.8V and is expected to migrate toward 1.8V or even lower i...
Low voltage operation in high density, high speed and mobile DRAMs is essential to minimize the power consumption and to guarantee the reliability of the devices as critical dimension decreases. Supply voltage of recent low voltage DRAMs is 1.8V and is expected to migrate toward 1.8V or even lower in the near future. Although the supply voltage is decreasing rapidly, reducing the threshold voltage of the DRAM cell transistors faces its limitation since maintaining low subthreshold leakage current is also crucial for DRAM refresh characteristics. Vpp (boosted voltage) generator is implemented in DRAMs to eliminate the NMOS threshold voltage loss in DRAM cell transistors and peripheral circuits. Since the reduction of the threshold voltage is limited, Vpp voltage level should be also sustained at a certain level to maintain low subthreshold leakage current and efficient restoring operation. Until recently, adequate Vpp level set between VDD (supply voltage) and 2VDD, which was obtainable via one-stage Vpp charge pump, but as VDD decreases below 1.8V, Vpp level is moving toward the range of from 2VDD to 3VDD, giving rise to the necessity of two-stage Vpp charge pump implementation in DRAMs. Multi-stage charge pumps offering more than two stages of pumping operation have already been commonly implemented in non-volatile memories such as EEPROMs to serve as programming voltage supply and most of these circuits are based on a pumping circuit consisting of diode-configured switches and charge pumping capacitors proposed by Dickson. As the voltage pumping is reduced rapidly with VDD reduction Vpp(boosted voltage) charge pump for low voltage operation was designed and simulated with Dongbu 0.25㎛ process parameter. Also efficiency was analyzed for proof.
Low voltage operation in high density, high speed and mobile DRAMs is essential to minimize the power consumption and to guarantee the reliability of the devices as critical dimension decreases. Supply voltage of recent low voltage DRAMs is 1.8V and is expected to migrate toward 1.8V or even lower in the near future. Although the supply voltage is decreasing rapidly, reducing the threshold voltage of the DRAM cell transistors faces its limitation since maintaining low subthreshold leakage current is also crucial for DRAM refresh characteristics. Vpp (boosted voltage) generator is implemented in DRAMs to eliminate the NMOS threshold voltage loss in DRAM cell transistors and peripheral circuits. Since the reduction of the threshold voltage is limited, Vpp voltage level should be also sustained at a certain level to maintain low subthreshold leakage current and efficient restoring operation. Until recently, adequate Vpp level set between VDD (supply voltage) and 2VDD, which was obtainable via one-stage Vpp charge pump, but as VDD decreases below 1.8V, Vpp level is moving toward the range of from 2VDD to 3VDD, giving rise to the necessity of two-stage Vpp charge pump implementation in DRAMs. Multi-stage charge pumps offering more than two stages of pumping operation have already been commonly implemented in non-volatile memories such as EEPROMs to serve as programming voltage supply and most of these circuits are based on a pumping circuit consisting of diode-configured switches and charge pumping capacitors proposed by Dickson. As the voltage pumping is reduced rapidly with VDD reduction Vpp(boosted voltage) charge pump for low voltage operation was designed and simulated with Dongbu 0.25㎛ process parameter. Also efficiency was analyzed for proof.
AI-Helper
※ AI-Helper는 부적절한 답변을 할 수 있습니다.