초록 ▼

용어보기논문에서 용어와 풀이말을 자동 추출한 결과로, 시범 서비스 중입니다. AI-Helper

현재 반도체 분야는 집적도의 향상으로 인해서 이전에 VLSI에서 설계된 요소들을 하나의 칩에 시스템을 구현하는 SoC (System on Chip) 기술이 중요한 분야로 대두되고 있다. 이것은 복잡한 시스템 설계를 검증하는데 소요되는 시간 및 노력을 줄이고 경쟁력을 갖추기 위하여, 개별 소자가 담당하던 기능을 각각의 설계 회사가 재사용이 가능한 IP(Intellectual Property)라고 불리는 코어 형태로 개발하고 이를 이용하여 꾸밀 수 있는 시스템까지 하나의 칩으로 구현한 것이다.
...

현재 반도체 분야는 집적도의 향상으로 인해서 이전에 VLSI에서 설계된 요소들을 하나의 칩에 시스템을 구현하는 SoC (System on Chip) 기술이 중요한 분야로 대두되고 있다. 이것은 복잡한 시스템 설계를 검증하는데 소요되는 시간 및 노력을 줄이고 경쟁력을 갖추기 위하여, 개별 소자가 담당하던 기능을 각각의 설계 회사가 재사용이 가능한 IP(Intellectual Property)라고 불리는 코어 형태로 개발하고 이를 이용하여 꾸밀 수 있는 시스템까지 하나의 칩으로 구현한 것이다.
스테레오 비전은 서로 다른 이미지 쌍을 사용하여 주변 환경에 대한 보다 세부화 된 3차원 지도를 제공할 수 있기 때문에 소형 로봇이나 홈네트워크 분야에서 많은 활용이 가능하다. SAD 정합 알고리즘을 이용한 수동 시스템은 규칙적인 구조를 가지고 있으며, adder와 comparator와 같은 비교적 간단한 회로들로 구성될 수 있으므로, 재구성 가능한 하드웨어로 제작하여 SoC에서의 IP로 제작이 용이하다. 또한 SAD 정합 알고리즘은 풍부한 병렬성을 가지고 있어서, 각각의 변이가 병렬적으로 계산될 수 있고, comparator에서 최적의 값을 구해낼 수 있다.
본 논문에서 구현하고자 하는 시스템 설계에 있어서 기본이 된 SAD (sum of absolute differences) 스테레오 비전 알고리즘의 다양한 변형을 통해 응용분야에 따라 요구되는 성능 혹은 하드웨어 자원 소모량에 따라 선택할 수 있도록 하였다. 또한 AMBA AHB버스 플랫폼에서 설계된 스테레오 시스템의 구성도를 소개하고 효율적인 시스템 구성을 위하여 하드웨어와 펌웨어 모듈로 나누어 이를 Excalibur를 사용하는 테스트 베드를 통해서 메모리로부터 저장된 좌,우 이미지를 이용하여 SAD 정합기를 통해 HDL로 구현된 스테레오 비전 시스템이 정상적으로 동작함을 확인하였다.

Abstract ▼ AI-Helper

Enhancement in fabrication technology enables SoC(System on Chip) technology that integrate a system in a single chip. Modern embedded system designers leverage their productivity by reusing both software and hardware modules. Reuses is done at the chip level-called IP core that represents functions...

Enhancement in fabrication technology enables SoC(System on Chip) technology that integrate a system in a single chip. Modern embedded system designers leverage their productivity by reusing both software and hardware modules. Reuses is done at the chip level-called IP core that represents functions of specification domains like CPU, DSP and multimedia application.
Stereo vision systems support various applications including robots and home networks by providing three dimensional environmental information. SAD algorithms are popular for real time implementation of stereo visions due to its regularity and simplicity.
In this thesis, we investigated various heuristics of a SAD correlator for performance and resource usage tradeoffs. We designed stereo vision IP for Altera Excalibur processor with SAD algorithms in Verilog HDL and synthesized them to determine resource requirements and performance. And we implement them to Altera Excalibur for verifying prototype of stereo vision system. From the experiment we find hueristics of a SAD algorithm which are satisfied reasonable performance, lower logic usage and features of disparity images.

주제어