인쇄 회로 기판(Printed Circuit Board, PCB)은 전자 제품을 구성하는 가장 기본적인 요소이다. PCB로 된 전자 제품을 설계할 때 전자캐드(Electronic Design Automation, EDA)를 사용한다. 초창기 아트웍 엔지니어들은 EDA 소프트웨어 를 사용하여 신호선을 연결을 할 때에는 전송 선로 이론을 잘 모르고 설계했다. 실제 업무에서도 PCB 설계자는 PCB 제조 Factory 로부터 ...
인쇄 회로 기판(Printed Circuit Board, PCB)은 전자 제품을 구성하는 가장 기본적인 요소이다. PCB로 된 전자 제품을 설계할 때 전자캐드(Electronic Design Automation, EDA)를 사용한다. 초창기 아트웍 엔지니어들은 EDA 소프트웨어 를 사용하여 신호선을 연결을 할 때에는 전송 선로 이론을 잘 모르고 설계했다. 실제 업무에서도 PCB 설계자는 PCB 제조 Factory 로부터 임피던스 정보에 따라 작업을 하므로, 그들은 PCB를 설계할 때 따로 계산할 필요도 없이 부품과 부품 사이에 연결되어야 할 신호를 연결하는데만 치중한다. PCB 제조 factory 에서는 제조 불량이 안 생기고 생산하기 쉬운 방법으로 임피던스를 제안해 준 다. 최근 동향은 신호선만 연결하는 단순한 작업에서 진화하여 전송 선로 이론에 근거하면서도 통신 프로토콜이 요구하는 신호선 전체 임피던스 특성을 맞추려 는 시도가 진행되고 있다. 그리고 전자파 장해(Electromagnetic Interference, EMI)를 저감하기 위해 신호 무결성(Signal Integrity, SI), 전원 무결성(Power Integrity, PI) 시뮬레이션 작업을 한다. 이 과정에서 가장 필수 조건은 임피던 스 정합(Impedance matching)이다. 그러나 임피던스 정합을 하고도 PCB를 이 루고 있는 패드, 비아, 배선(Trace)의 기생성분(parasitic)이나 전송 선로의 주변 환경에 따라 일부 변수가 발생하므로 통신 성능에도 문제가 발생한다. PCB는 도체인 구리판과 부도체(insulator)인 유전체로 이루어져 있다. PCB는 구리 원판(Copper Clad Laminates, CCL)을 여러 공정으로 가공하여 최종 제품 이 되는 PCB가 완성된다. 전자파 장해 문제는 대부분 PCB 설계과정에서 많이 발생한다. PCB 설계 규칙을 전송 선로 이론을 기반으로 정하고 설계하여도 부 품을 붙이기 위한 패드(Pad), 배선(Trace)을 윗면과 바닥면을 연결시켜 주는 비 아(Via), 회로의 정보를 이어주는 전송 선로인 배선, 구리판 등의 배선 간 간격, 배선의 폭, 배선의 높이 조건 등에 의해 미세하게 신호 전송 특성에 영향을 미 친다. 이런 내용은 기존의 논문 연구에서 다루어졌지만 본 논문과는 방향성이 다르므 로 여러 측면에서 연구하여 개선할 필요가 있다. 개선이 필요한 요소를 최적화 한다면 기존의 설계 방법보다 진보한 성능을 끌어낼 수 있다. 문제 개선을 위해 여러 개의 임피던스 모델을 HFSS(High-Frequency Structure Simulator, ANSYS社)로 시뮬레이션 하였다. 그리고 분석된 정보와 비교하기 위해 측정용 PCB를 제작하여 시뮬레이션 결과와 비교 검증하였다. 본 논문의 개선 연구는 패드, 비아, 배선(Trace)가 처한 상황과 주파수 특성에 대해 조금 더 특화하여 실험하였다. 그 중에서 임피던스가 동일한 상황에서 전송 선로인 배선(Trace)의 폭에 변화를 주면 도체의 두께가 변하게 되므로 이런 차이를 이용한 실험도 진 행하였다. PCB 동장적층판(CCL)의 구리 두께는 단위면적당 구리 량인 온스로 표기한다. 본 논문에서의 시뮬레이션에서는 도체의 배선(trace) 폭을 줄이고 배 선(trace)의 두께가 높아지면 고속 신호 전송이 더 잘 되었다. 또한 도금 관통 홀(Plated Through Hole, PTH) SMA를 사용할 경우 삽입하는 방향에 따라 전 송 손실에 변화가 생기는 것을 측정을 통해 나타났다. 본 논문은 이런 현상을 개선하기 위한 개선 방법을 추가 제안하였다. 또한 이 문제와 관련된 정상 모드 잡음(Normal Mode Noise) 특성에 대해 최솟값과 최댓값을 계산하는 공식을 제안하였다.인쇄 회로 기판(Printed Circuit Board, PCB)은 전자 제품을 구성하는 가장 기본적인 요소이다. PCB로 된 전자 제품을 설계할 때 전자캐드(Electronic Design Automation, EDA)를 사용한다. 초창기 아트웍 엔지니어들은 EDA 소프트웨어 를 사용하여 신호선을 연결을 할 때에는 전송 선로 이론을 잘 모르고 설계했다. 실제 업무에서도 PCB 설계자는 PCB 제조 Factory 로부터 임피던스 정보에 따라 작업을 하므로, 그들은 PCB를 설계할 때 따로 계산할 필요도 없이 부품과 부품 사이에 연결되어야 할 신호를 연결하는데만 치중한다. PCB 제조 factory 에서는 제조 불량이 안 생기고 생산하기 쉬운 방법으로 임피던스를 제안해 준 다. 최근 동향은 신호선만 연결하는 단순한 작업에서 진화하여 전송 선로 이론에 근거하면서도 통신 프로토콜이 요구하는 신호선 전체 임피던스 특성을 맞추려 는 시도가 진행되고 있다. 그리고 전자파 장해(Electromagnetic Interference, EMI)를 저감하기 위해 신호 무결성(Signal Integrity, SI), 전원 무결성(Power Integrity, PI) 시뮬레이션 작업을 한다. 이 과정에서 가장 필수 조건은 임피던 스 정합(Impedance matching)이다. 그러나 임피던스 정합을 하고도 PCB를 이 루고 있는 패드, 비아, 배선(Trace)의 기생성분(parasitic)이나 전송 선로의 주변 환경에 따라 일부 변수가 발생하므로 통신 성능에도 문제가 발생한다. PCB는 도체인 구리판과 부도체(insulator)인 유전체로 이루어져 있다. PCB는 구리 원판(Copper Clad Laminates, CCL)을 여러 공정으로 가공하여 최종 제품 이 되는 PCB가 완성된다. 전자파 장해 문제는 대부분 PCB 설계과정에서 많이 발생한다. PCB 설계 규칙을 전송 선로 이론을 기반으로 정하고 설계하여도 부 품을 붙이기 위한 패드(Pad), 배선(Trace)을 윗면과 바닥면을 연결시켜 주는 비 아(Via), 회로의 정보를 이어주는 전송 선로인 배선, 구리판 등의 배선 간 간격, 배선의 폭, 배선의 높이 조건 등에 의해 미세하게 신호 전송 특성에 영향을 미 친다. 이런 내용은 기존의 논문 연구에서 다루어졌지만 본 논문과는 방향성이 다르므 로 여러 측면에서 연구하여 개선할 필요가 있다. 개선이 필요한 요소를 최적화 한다면 기존의 설계 방법보다 진보한 성능을 끌어낼 수 있다. 문제 개선을 위해 여러 개의 임피던스 모델을 HFSS(High-Frequency Structure Simulator, ANSYS社)로 시뮬레이션 하였다. 그리고 분석된 정보와 비교하기 위해 측정용 PCB를 제작하여 시뮬레이션 결과와 비교 검증하였다. 본 논문의 개선 연구는 패드, 비아, 배선(Trace)가 처한 상황과 주파수 특성에 대해 조금 더 특화하여 실험하였다. 그 중에서 임피던스가 동일한 상황에서 전송 선로인 배선(Trace)의 폭에 변화를 주면 도체의 두께가 변하게 되므로 이런 차이를 이용한 실험도 진 행하였다. PCB 동장적층판(CCL)의 구리 두께는 단위면적당 구리 량인 온스로 표기한다. 본 논문에서의 시뮬레이션에서는 도체의 배선(trace) 폭을 줄이고 배 선(trace)의 두께가 높아지면 고속 신호 전송이 더 잘 되었다. 또한 도금 관통 홀(Plated Through Hole, PTH) SMA를 사용할 경우 삽입하는 방향에 따라 전 송 손실에 변화가 생기는 것을 측정을 통해 나타났다. 본 논문은 이런 현상을 개선하기 위한 개선 방법을 추가 제안하였다. 또한 이 문제와 관련된 정상 모드 잡음(Normal Mode Noise) 특성에 대해 최솟값과 최댓값을 계산하는 공식을 제안하였다.
인쇄 회로 기판(Printed Circuit Board, PCB)은 전자 제품을 구성하는 가장 기본적인 요소이다. PCB로 된 전자 제품을 설계할 때 전자캐드(Electronic Design Automation, EDA)를 사용한다. 초창기 아트웍 엔지니어들은 EDA 소프트웨어 를 사용하여 신호선을 연결을 할 때에는 전송 선로 이론을 잘 모르고 설계했다. 실제 업무에서도 PCB 설계자는 PCB 제조 Factory 로부터 임피던스 정보에 따라 작업을 하므로, 그들은 PCB를 설계할 때 따로 계산할 필요도 없이 부품과 부품 사이에 연결되어야 할 신호를 연결하는데만 치중한다. PCB 제조 factory 에서는 제조 불량이 안 생기고 생산하기 쉬운 방법으로 임피던스를 제안해 준 다. 최근 동향은 신호선만 연결하는 단순한 작업에서 진화하여 전송 선로 이론에 근거하면서도 통신 프로토콜이 요구하는 신호선 전체 임피던스 특성을 맞추려 는 시도가 진행되고 있다. 그리고 전자파 장해(Electromagnetic Interference, EMI)를 저감하기 위해 신호 무결성(Signal Integrity, SI), 전원 무결성(Power Integrity, PI) 시뮬레이션 작업을 한다. 이 과정에서 가장 필수 조건은 임피던 스 정합(Impedance matching)이다. 그러나 임피던스 정합을 하고도 PCB를 이 루고 있는 패드, 비아, 배선(Trace)의 기생성분(parasitic)이나 전송 선로의 주변 환경에 따라 일부 변수가 발생하므로 통신 성능에도 문제가 발생한다. PCB는 도체인 구리판과 부도체(insulator)인 유전체로 이루어져 있다. PCB는 구리 원판(Copper Clad Laminates, CCL)을 여러 공정으로 가공하여 최종 제품 이 되는 PCB가 완성된다. 전자파 장해 문제는 대부분 PCB 설계과정에서 많이 발생한다. PCB 설계 규칙을 전송 선로 이론을 기반으로 정하고 설계하여도 부 품을 붙이기 위한 패드(Pad), 배선(Trace)을 윗면과 바닥면을 연결시켜 주는 비 아(Via), 회로의 정보를 이어주는 전송 선로인 배선, 구리판 등의 배선 간 간격, 배선의 폭, 배선의 높이 조건 등에 의해 미세하게 신호 전송 특성에 영향을 미 친다. 이런 내용은 기존의 논문 연구에서 다루어졌지만 본 논문과는 방향성이 다르므 로 여러 측면에서 연구하여 개선할 필요가 있다. 개선이 필요한 요소를 최적화 한다면 기존의 설계 방법보다 진보한 성능을 끌어낼 수 있다. 문제 개선을 위해 여러 개의 임피던스 모델을 HFSS(High-Frequency Structure Simulator, ANSYS社)로 시뮬레이션 하였다. 그리고 분석된 정보와 비교하기 위해 측정용 PCB를 제작하여 시뮬레이션 결과와 비교 검증하였다. 본 논문의 개선 연구는 패드, 비아, 배선(Trace)가 처한 상황과 주파수 특성에 대해 조금 더 특화하여 실험하였다. 그 중에서 임피던스가 동일한 상황에서 전송 선로인 배선(Trace)의 폭에 변화를 주면 도체의 두께가 변하게 되므로 이런 차이를 이용한 실험도 진 행하였다. PCB 동장적층판(CCL)의 구리 두께는 단위면적당 구리 량인 온스로 표기한다. 본 논문에서의 시뮬레이션에서는 도체의 배선(trace) 폭을 줄이고 배 선(trace)의 두께가 높아지면 고속 신호 전송이 더 잘 되었다. 또한 도금 관통 홀(Plated Through Hole, PTH) SMA를 사용할 경우 삽입하는 방향에 따라 전 송 손실에 변화가 생기는 것을 측정을 통해 나타났다. 본 논문은 이런 현상을 개선하기 위한 개선 방법을 추가 제안하였다. 또한 이 문제와 관련된 정상 모드 잡음(Normal Mode Noise) 특성에 대해 최솟값과 최댓값을 계산하는 공식을 제안하였다.인쇄 회로 기판(Printed Circuit Board, PCB)은 전자 제품을 구성하는 가장 기본적인 요소이다. PCB로 된 전자 제품을 설계할 때 전자캐드(Electronic Design Automation, EDA)를 사용한다. 초창기 아트웍 엔지니어들은 EDA 소프트웨어 를 사용하여 신호선을 연결을 할 때에는 전송 선로 이론을 잘 모르고 설계했다. 실제 업무에서도 PCB 설계자는 PCB 제조 Factory 로부터 임피던스 정보에 따라 작업을 하므로, 그들은 PCB를 설계할 때 따로 계산할 필요도 없이 부품과 부품 사이에 연결되어야 할 신호를 연결하는데만 치중한다. PCB 제조 factory 에서는 제조 불량이 안 생기고 생산하기 쉬운 방법으로 임피던스를 제안해 준 다. 최근 동향은 신호선만 연결하는 단순한 작업에서 진화하여 전송 선로 이론에 근거하면서도 통신 프로토콜이 요구하는 신호선 전체 임피던스 특성을 맞추려 는 시도가 진행되고 있다. 그리고 전자파 장해(Electromagnetic Interference, EMI)를 저감하기 위해 신호 무결성(Signal Integrity, SI), 전원 무결성(Power Integrity, PI) 시뮬레이션 작업을 한다. 이 과정에서 가장 필수 조건은 임피던 스 정합(Impedance matching)이다. 그러나 임피던스 정합을 하고도 PCB를 이 루고 있는 패드, 비아, 배선(Trace)의 기생성분(parasitic)이나 전송 선로의 주변 환경에 따라 일부 변수가 발생하므로 통신 성능에도 문제가 발생한다. PCB는 도체인 구리판과 부도체(insulator)인 유전체로 이루어져 있다. PCB는 구리 원판(Copper Clad Laminates, CCL)을 여러 공정으로 가공하여 최종 제품 이 되는 PCB가 완성된다. 전자파 장해 문제는 대부분 PCB 설계과정에서 많이 발생한다. PCB 설계 규칙을 전송 선로 이론을 기반으로 정하고 설계하여도 부 품을 붙이기 위한 패드(Pad), 배선(Trace)을 윗면과 바닥면을 연결시켜 주는 비 아(Via), 회로의 정보를 이어주는 전송 선로인 배선, 구리판 등의 배선 간 간격, 배선의 폭, 배선의 높이 조건 등에 의해 미세하게 신호 전송 특성에 영향을 미 친다. 이런 내용은 기존의 논문 연구에서 다루어졌지만 본 논문과는 방향성이 다르므 로 여러 측면에서 연구하여 개선할 필요가 있다. 개선이 필요한 요소를 최적화 한다면 기존의 설계 방법보다 진보한 성능을 끌어낼 수 있다. 문제 개선을 위해 여러 개의 임피던스 모델을 HFSS(High-Frequency Structure Simulator, ANSYS社)로 시뮬레이션 하였다. 그리고 분석된 정보와 비교하기 위해 측정용 PCB를 제작하여 시뮬레이션 결과와 비교 검증하였다. 본 논문의 개선 연구는 패드, 비아, 배선(Trace)가 처한 상황과 주파수 특성에 대해 조금 더 특화하여 실험하였다. 그 중에서 임피던스가 동일한 상황에서 전송 선로인 배선(Trace)의 폭에 변화를 주면 도체의 두께가 변하게 되므로 이런 차이를 이용한 실험도 진 행하였다. PCB 동장적층판(CCL)의 구리 두께는 단위면적당 구리 량인 온스로 표기한다. 본 논문에서의 시뮬레이션에서는 도체의 배선(trace) 폭을 줄이고 배 선(trace)의 두께가 높아지면 고속 신호 전송이 더 잘 되었다. 또한 도금 관통 홀(Plated Through Hole, PTH) SMA를 사용할 경우 삽입하는 방향에 따라 전 송 손실에 변화가 생기는 것을 측정을 통해 나타났다. 본 논문은 이런 현상을 개선하기 위한 개선 방법을 추가 제안하였다. 또한 이 문제와 관련된 정상 모드 잡음(Normal Mode Noise) 특성에 대해 최솟값과 최댓값을 계산하는 공식을 제안하였다.
Printed circuit boards (PCBs) are the most fundamental component of electronic products. Electronic design automation (EDA) is used to design PCB electronic products. Early artwork engineers designed EDA software to connect signal lines without knowing the transmission line theory. In practice, PCB ...
Printed circuit boards (PCBs) are the most fundamental component of electronic products. Electronic design automation (EDA) is used to design PCB electronic products. Early artwork engineers designed EDA software to connect signal lines without knowing the transmission line theory. In practice, PCB designers work with impedance information from PCB manufacturing factories, so they only focus on connecting signals that must be connected between components and components without having to calculate them when designing PCBs. The PCB manufacturing factory proposes impedance in a way that is easy to produce with no manufacturing defects. Recent trends are evolving from a simple task of connecting only signal lines, and attempts are being made to match the overall impedance characteristics of signal lines required by communication protocols based on transmission line theory. Simulation of Signal Integrity(SI) and Power Integrity(PI) is performed to reduce electromagnetic interference(EMI). The most essential condition in this process is impedance matching. However, even if impedance matching is performed, parasitic of pads, vias, traces, and the surrounding environment of the transmission line of the PCB may cause some problems. The PCB consists of a copper plate, which is a conductor, and a dielectric, which is an insulator. The PCB is made of copper plate (Copper Clad Laminates, CCL) by various processes to complete the final PCB. Most electromagnetic interference problems occur in the PCB design process. The PCB design rules are based on transmission line theory, and the pad is used for pasting the components. The vias connect the top and bottom surfaces of the traces. The traces that connect the circuit information The width of the trace, the height condition of the trace, and the like affect the signal transmission characteristics finely. Although this content has been covered in previous researches, it is necessary to study and improve in many aspects because it is different from this paper. Optimizing the elements that need improvement can lead to more advanced performance than traditional design methods. To improve the problem, several impedance models were simulated by HFSS(High-Frequency Structure Simulator, ANSYS). Then, a PCB for measurement was made to compare with the analyzed information and compared with the simulation results. The improvement study of this paper is a little more specialized about the situation and frequency characteristics of pads, vias, and traces. If the width of the transmission line is changed in the same impedance condition, the thickness of the conductor is changed. Copper thickness of CCL is expressed in ounces of copper per unit area. In the simulation in this paper, high-speed signal transmission was better when the conductor trace width was reduced and the trace thickness was increased. Also, when using Plated Through Hole (PTH) SMA, the transmission loss was changed according to the insertion direction. In this paper, we propose an improvement method to improve this phenomenon. We also proposed a formula for calculating the minimum and maximum values for the normal mode noise characteristics associated with this problem.Printed circuit boards (PCBs) are the most fundamental component of electronic products. Electronic design automation (EDA) is used to design PCB electronic products. Early artwork engineers designed EDA software to connect signal lines without knowing the transmission line theory. In practice, PCB designers work with impedance information from PCB manufacturing factories, so they only focus on connecting signals that must be connected between components and components without having to calculate them when designing PCBs. The PCB manufacturing factory proposes impedance in a way that is easy to produce with no manufacturing defects. Recent trends are evolving from a simple task of connecting only signal lines, and attempts are being made to match the overall impedance characteristics of signal lines required by communication protocols based on transmission line theory. Simulation of Signal Integrity(SI) and Power Integrity(PI) is performed to reduce electromagnetic interference(EMI). The most essential condition in this process is impedance matching. However, even if impedance matching is performed, parasitic of pads, vias, traces, and the surrounding environment of the transmission line of the PCB may cause some problems. The PCB consists of a copper plate, which is a conductor, and a dielectric, which is an insulator. The PCB is made of copper plate (Copper Clad Laminates, CCL) by various processes to complete the final PCB. Most electromagnetic interference problems occur in the PCB design process. The PCB design rules are based on transmission line theory, and the pad is used for pasting the components. The vias connect the top and bottom surfaces of the traces. The traces that connect the circuit information The width of the trace, the height condition of the trace, and the like affect the signal transmission characteristics finely. Although this content has been covered in previous researches, it is necessary to study and improve in many aspects because it is different from this paper. Optimizing the elements that need improvement can lead to more advanced performance than traditional design methods. To improve the problem, several impedance models were simulated by HFSS(High-Frequency Structure Simulator, ANSYS). Then, a PCB for measurement was made to compare with the analyzed information and compared with the simulation results. The improvement study of this paper is a little more specialized about the situation and frequency characteristics of pads, vias, and traces. If the width of the transmission line is changed in the same impedance condition, the thickness of the conductor is changed. Copper thickness of CCL is expressed in ounces of copper per unit area. In the simulation in this paper, high-speed signal transmission was better when the conductor trace width was reduced and the trace thickness was increased. Also, when using Plated Through Hole (PTH) SMA, the transmission loss was changed according to the insertion direction. In this paper, we propose an improvement method to improve this phenomenon. We also proposed a formula for calculating the minimum and maximum values for the normal mode noise characteristics associated with this problem.
Printed circuit boards (PCBs) are the most fundamental component of electronic products. Electronic design automation (EDA) is used to design PCB electronic products. Early artwork engineers designed EDA software to connect signal lines without knowing the transmission line theory. In practice, PCB designers work with impedance information from PCB manufacturing factories, so they only focus on connecting signals that must be connected between components and components without having to calculate them when designing PCBs. The PCB manufacturing factory proposes impedance in a way that is easy to produce with no manufacturing defects. Recent trends are evolving from a simple task of connecting only signal lines, and attempts are being made to match the overall impedance characteristics of signal lines required by communication protocols based on transmission line theory. Simulation of Signal Integrity(SI) and Power Integrity(PI) is performed to reduce electromagnetic interference(EMI). The most essential condition in this process is impedance matching. However, even if impedance matching is performed, parasitic of pads, vias, traces, and the surrounding environment of the transmission line of the PCB may cause some problems. The PCB consists of a copper plate, which is a conductor, and a dielectric, which is an insulator. The PCB is made of copper plate (Copper Clad Laminates, CCL) by various processes to complete the final PCB. Most electromagnetic interference problems occur in the PCB design process. The PCB design rules are based on transmission line theory, and the pad is used for pasting the components. The vias connect the top and bottom surfaces of the traces. The traces that connect the circuit information The width of the trace, the height condition of the trace, and the like affect the signal transmission characteristics finely. Although this content has been covered in previous researches, it is necessary to study and improve in many aspects because it is different from this paper. Optimizing the elements that need improvement can lead to more advanced performance than traditional design methods. To improve the problem, several impedance models were simulated by HFSS(High-Frequency Structure Simulator, ANSYS). Then, a PCB for measurement was made to compare with the analyzed information and compared with the simulation results. The improvement study of this paper is a little more specialized about the situation and frequency characteristics of pads, vias, and traces. If the width of the transmission line is changed in the same impedance condition, the thickness of the conductor is changed. Copper thickness of CCL is expressed in ounces of copper per unit area. In the simulation in this paper, high-speed signal transmission was better when the conductor trace width was reduced and the trace thickness was increased. Also, when using Plated Through Hole (PTH) SMA, the transmission loss was changed according to the insertion direction. In this paper, we propose an improvement method to improve this phenomenon. We also proposed a formula for calculating the minimum and maximum values for the normal mode noise characteristics associated with this problem.Printed circuit boards (PCBs) are the most fundamental component of electronic products. Electronic design automation (EDA) is used to design PCB electronic products. Early artwork engineers designed EDA software to connect signal lines without knowing the transmission line theory. In practice, PCB designers work with impedance information from PCB manufacturing factories, so they only focus on connecting signals that must be connected between components and components without having to calculate them when designing PCBs. The PCB manufacturing factory proposes impedance in a way that is easy to produce with no manufacturing defects. Recent trends are evolving from a simple task of connecting only signal lines, and attempts are being made to match the overall impedance characteristics of signal lines required by communication protocols based on transmission line theory. Simulation of Signal Integrity(SI) and Power Integrity(PI) is performed to reduce electromagnetic interference(EMI). The most essential condition in this process is impedance matching. However, even if impedance matching is performed, parasitic of pads, vias, traces, and the surrounding environment of the transmission line of the PCB may cause some problems. The PCB consists of a copper plate, which is a conductor, and a dielectric, which is an insulator. The PCB is made of copper plate (Copper Clad Laminates, CCL) by various processes to complete the final PCB. Most electromagnetic interference problems occur in the PCB design process. The PCB design rules are based on transmission line theory, and the pad is used for pasting the components. The vias connect the top and bottom surfaces of the traces. The traces that connect the circuit information The width of the trace, the height condition of the trace, and the like affect the signal transmission characteristics finely. Although this content has been covered in previous researches, it is necessary to study and improve in many aspects because it is different from this paper. Optimizing the elements that need improvement can lead to more advanced performance than traditional design methods. To improve the problem, several impedance models were simulated by HFSS(High-Frequency Structure Simulator, ANSYS). Then, a PCB for measurement was made to compare with the analyzed information and compared with the simulation results. The improvement study of this paper is a little more specialized about the situation and frequency characteristics of pads, vias, and traces. If the width of the transmission line is changed in the same impedance condition, the thickness of the conductor is changed. Copper thickness of CCL is expressed in ounces of copper per unit area. In the simulation in this paper, high-speed signal transmission was better when the conductor trace width was reduced and the trace thickness was increased. Also, when using Plated Through Hole (PTH) SMA, the transmission loss was changed according to the insertion direction. In this paper, we propose an improvement method to improve this phenomenon. We also proposed a formula for calculating the minimum and maximum values for the normal mode noise characteristics associated with this problem.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.