선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 본 연구는 서브마이크론网} 게이트 산화막에 대하여 우수한 특성을 얻고자 필드산화막을 새로운 방법의 STKShallow Trench Isolation) 형성방법 ⑹[기율 사용하여 구성하고 일반적인 NSLOCOS(N -ormal Spaced Local Oxidation of Silicon) 방법으로 성장된 구조와 비血하여 물리적, 전기적 특성을 분석 하였다. 게이트 산화막에 대하여는 N2O 산화막 형성방법으로 30A올 형성 시켰으며 게이트 전극은 본 연구에서 제시된 개선된 투 스텝(Two-ste -p) 방법으로 티타늄올 중착 하였으며 2차에 걸친 열처리 방법으로 TiSE를 형성하였다.
- 최근 반도체 소자의 집적도 증가에 따라 요구되는 VLSI 및 CMOS급 소자에서 게이트 전극용 금속 실리사이드로 티타늄 실리사이드(TiSi2)를 형성하여 서브 0.1#師급 게이트 산화막의 박막 특성 개선에 대한 연구를 하였다. 필드산화막은 본 연구에서 새롭■게 제시된 STI 구조와 일반적인 NSLOCOS 구조를 형성하였고 게이트 산화막에 대하여는 NQ 산화막 형성방법으로 30A을 형성 시켰으며 게이트 전극은 본 연구에서 제시된 개선된 투스텝(Two-step) 방법으로 티타甘올 증착 하였으며 2차에 걸친 열처리 방법으로 TiSiz를 형성하였다.
제안 방법
- )을 측정 하였다. AFM(Atomic Force Microscopy) PSI Autoprobe M5 를 이용하여 게이트 천극체 표면에 대한 rms(root mean square) 값을 측정하여 표면의 거침 정도(Roughness)를 측정 하였고, TiSi2 형성 방법과 열처리온도 변화에 따른 스트레스 변화 정도를 관찰 하였다.
- 또한 이런 STI 구조는 집적회로설계사 큰 프로세스 여유(Margin)를 주어 소자의 집적도 증가에도 크게 기여 할 것으로 사료된다. n 외 TiSi2 형성에 대한 물리적 특성으로 Stress (dyne/Cm2)[9]와 면 저항(Rs : Sheet Resistance, Q /sq.) 맟 rms(root mean square) 값 등으로 비교 분석 하였다. 전기적 특성은 접합(junction)에 대한 임계 전압값의 변화로 확인할 수 있었다.
- 전극올 형성하였다. 그■후 워드라인올 형성하고 LDD(Lightly Doped Drain) 이온주입방법으로 p+와 n+ 접합을 조절한 후 BPSG(Boron Phosphorus Silica Giass) 플로워 (Flow) 와 CMPtChemical Mechanical Polishing)로 평탄화 시킨 후 베리어 메탈층(Ti/TiN)과 텅스턴(W) 및 알루미늄(A1)을 각각 5000A 적층하여 금속층을 형성시켰다.
- 본 연구는 저항값이 8~10 Q.Cm(Prime), P 형 (100), 웨이퍼를 사용하였으며 필드 산화막은 NSLOCOS와 본 연구에서 제시한 새로운 방법의 STI 구조로 2600A을 성장 시키고 n-well과 p-well올 만들어 접합을 형성하였다.
- 이때 게이트 산화막은 NQ 산화막 형성방법을 이용하여 초 박막 30A을 형성하고 폴리실리콘을 1500A 증착시킨후 티타늄올 본 연구에서 제시한 개선된 투 스텝(Two-step) 증착방법, 즉 Ti 300A올 증착시킨후 세정작업을 통하여 증착된 Ti를 완전히 제거하고 다시 Ti 300A 올 증착시킨 후 RTA(Rapid Thermal Annealing) 방법으로 열처리 (800C) 를 하여 TiSE 를 형성시켰으며 이후에 NH4OH 희석액올 이용하여 TiN을 제거하고 게이트 전극올 형성하였다. 그■후 워드라인올 형성하고 LDD(Lightly Doped Drain) 이온주입방법으로 p+와 n+ 접합을 조절한 후 BPSG(Boron Phosphorus Silica Giass) 플로워 (Flow) 와 CMPtChemical Mechanical Polishing)로 평탄화 시킨 후 베리어 메탈층(Ti/TiN)과 텅스턴(W) 및 알루미늄(A1)을 각각 5000A 적층하여 금속층을 형성시켰다.
- 1#師급 게이트 산화막의 박막 특성 개선에 대한 연구를 하였다. 필드산화막은 본 연구에서 새롭■게 제시된 STI 구조와 일반적인 NSLOCOS 구조를 형성하였고 게이트 산화막에 대하여는 NQ 산화막 형성방법으로 30A을 형성 시켰으며 게이트 전극은 본 연구에서 제시된 개선된 투스텝(Two-step) 방법으로 티타甘올 증착 하였으며 2차에 걸친 열처리 방법으로 TiSiz를 형성하였다.
- 형성된 게이트 산화막에 대하여는 물리적, 전기적 특성으로 비교 분석하였다. 게이트 산화막에 대한 물리적인 특성 중 단면도에 대하여는 실제 토폴로지(Topology)에 대하여 각각 SEM으로 비교 분석 [8] 하였으며 STI 구조로 채널 가장자리 등에서 패느 산화막이나 희생 산화막의 제거시 활성영역 가장자리에서 산화막의 손실을 최소화할 수 있을 것으로 기대된다.
데이터처리
- Si/SiO? 계면의 포획전하밀도 감소특성 등의 결과를 문턱전압(Vt, Threshold Voltage) 값으로 비교 분석 할 수 있었다.
이론/모형
- 하였다. 게이트 산화막에 대하여는 N2O 산화막 형성방법으로 30A올 형성 시켰으며 게이트 전극은 본 연구에서 제시된 개선된 투 스텝(Two-ste -p) 방법으로 티타늄올 중착 하였으며 2차에 걸친 열처리 방법으로 TiSE를 형성하였다.
- 형성된 디바이스에 대한 측정은 물리적인 특성으로 SEM 을 이용하여 실제 구성된 토포로지 (Topology)에 대한 형태(Morphology) 관찰을 하였으며 저항값은 4 포인트 프로브(Four Point Probe) 방법에 의하여 면 저항값(Q/Sq.)을 측정 하였다. AFM(Atomic Force Microscopy) PSI Autoprobe M5 를 이용하여 게이트 천극체 표면에 대한 rms(root mean square) 값을 측정하여 표면의 거침 정도(Roughness)를 측정 하였고, TiSi2 형성 방법과 열처리온도 변화에 따른 스트레스 변화 정도를 관찰 하였다.
성능/효과
- 대한 SEM 단면도를 나타내었다. Si 기판에 STI 구조와 그 위에 적층된 게이트산화막, 폴리실리콘, TiSi2와 베리어 메탈층(Ti/TiN)과 텅스턴(W) 및 알루미늄(A3)을 적층하여 구성한 금속층 형성을 관측할 수 있었으며 본 연구에서 제시한 새로운 방법의 STI 구조가 성공적으로 구성 되었음을 확인할 수 있었다. 또한 3림 는 NSLOCOS예 대한 단면도로서 STI 구조[12]와는 달리 필드 산화막 영역과 액티브영역 경계부분에서 게이트전극 형성과 금속층 형성시에 열적인 스트레스(Thermal Stress) 와 채널 가장자리에서 전계(Electric Field)의 증가 둥이 예상된다.
- 이는 필드산화막의 형성방법차이에서 나타나는 Si/SiO2 계면의 포획전하밀도 차와 ST1의 경우 채널 가장자리에서의 임계전압값 감소효과, 채널 영역의 확보(Nanow Channel Effect 개선)효과 및 구동 전류의 증가 등에 의한 결과로 사료된다. 그리고 투 스텝 TiSi2 형성방법에서 작은 rms 값과 거침 정도가 적은 형태도를 얻을 수 있었다.
- 기대돤다. 또한 이 STI 구조로 채널 가장자리(Edge) 등에 대한 임계 전압값의 감소 효과를 확보할 수 았올 것으로 사료되며 그 결과 낮은 면 저항값과 스트레스값 및 높은 문턱 전압값을 얻을 수 있었다. 이는 필드산화막의 형성방법차이에서 나타나는 Si/SiO2 계면의 포획전하밀도 차와 ST1의 경우 채널 가장자리에서의 임계전압값 감소효과, 채널 영역의 확보(Nanow Channel Effect 개선)효과 및 구동 전류의 증가 등에 의한 결과로 사료된다.
- 전체적으로 투 스텝의 경우가 형태면에서 TiSi?의 형성이 많이 이루어졌음을 알 수 있으며 또한 rms 값에서도 작은값을 나타내고 있다. 이러한 결과는 본 연구에서 제시된 투 스텝 티타늄 증착의 경우 T i/Si 계면에서 Ti와 Si의 반웅이 더 많이 일어났음을 알 수 있는 결과이다. 아는 티타늄 증착이후 열처리시 Ti/Si 계면에 포획전하밀도의 생성을 억제시키는 결과가 되어 적은 누설선류값[15]을 나타내게 되어 디바이스의 신뢰성 측면에서 요구 되는 특성이라 사료된다.
- 전체적으로 본 연구에서 제시된 투 스벱 TiSi2 헝성방법의 경우가 스트레스 값이 적게 나타나고 았으며 열처리 시간이 증가하면 스트레스 값이 오히려 증가하는 경향을 나타내고 있음을 알 수 있다. 이러한 결과는 티타늄 실리사이드 형성시 본 연구에서 제시된 투 스텝 방법과 적은 열처리 시간이 스트레스 측면에서 제일 양호한 특성을 나타내는 결과로 TiSi2 형성시 Si/SiO2 계면 특성이나 문턱전압에서도 우수한 특성[14j을 나타낼 것으로 기대할 수 있다. 하겠다.
- 이로서 서브마이크론 게이트산화막에 대하여 본 연구에서 제시된 새로운 방법의 STI 필드산화막 형성 방법과 투 스텝(Two-step) 티타늄 형성방법[17] 맟 열처리시간을 통하여 서브 0.1 ㎛ 게이트 산화막에 대한 우수한 전기적 박막특성과 양호한 신뢰성 특성을 얻올 수 있었다.
- 일반적으로 티타늄 실리사이드의 면 저항값은 TiSix 필름내에 과잉(Excess) Si 위상 (Phase)의 존재정도, 즉 Si-rich와 반웅도 및 TiSi2 형성시 생성되는 침전물이나 미 반응물칠 등에 의하여 결정되게 되는 것으로 알려쳐 있으며 면 저항값이 높으면 TiSia 형성이 적게 이루어지게 됨을 의미한다. 전체적으로 STI 구조에 대한 경우 티타늄 실리사이드 형성방법에 대하여는 면 저항값이 큰 차이를 나타내고 있지 않으며 이는 면 저항값 측면에서는 STI 구조가 상당히 양호한 결과를 나타내고 있음을 알 수 있다. 반면 티타늄만 증착한 경우에는 Si-rich 영역이 크므로서 면 저항값이 큰 약 30 Q/sq.
- 일반적으로 티타늄 실리사이드 형성 시 열처리 전에는 주로 압축 스트레스(Compressive Stress) 특성을 나타내다가 열처리 후에는 압축 스트레스가 감소하고 장력스트레스(Tensile Stress) 가 나타나게되는 것으토 알려져 있다, 이때 압축 스트레스는 Ti/Poly-si 계면에서 Si의 어동을 감소시키게 되며 이로 인해 TiSie 형성이 감소하게되며 반면 장력 스트레스는 Si의 확산을 증가시켜 TiSiz의 형성을 증가 시키게된다. 전체적으로 본 연구에서 제시된 투 스벱 TiSi2 헝성방법의 경우가 스트레스 값이 적게 나타나고 았으며 열처리 시간이 증가하면 스트레스 값이 오히려 증가하는 경향을 나타내고 있음을 알 수 있다. 이러한 결과는 티타늄 실리사이드 형성시 본 연구에서 제시된 투 스텝 방법과 적은 열처리 시간이 스트레스 측면에서 제일 양호한 특성을 나타내는 결과로 TiSi2 형성시 Si/SiO2 계면 특성이나 문턱전압에서도 우수한 특성[14j을 나타낼 것으로 기대할 수 있다.
후속연구
- 비교 분석하였다. 게이트 산화막에 대한 물리적인 특성 중 단면도에 대하여는 실제 토폴로지(Topology)에 대하여 각각 SEM으로 비교 분석 [8] 하였으며 STI 구조로 채널 가장자리 등에서 패느 산화막이나 희생 산화막의 제거시 활성영역 가장자리에서 산화막의 손실을 최소화할 수 있을 것으로 기대된다. 또한 이런 STI 구조는 집적회로설계사 큰 프로세스 여유(Margin)를 주어 소자의 집적도 증가에도 크게 기여 할 것으로 사료된다.
- 일반적으로 Ti/SiQ 형성시 폴리실리콘증의 도펀트(Dopant) 결펍이나 TiSi2 형성 열처리온도의 증가는 문턱전압값을 증가시키거나 구동전류<Drive-current)를 감소시키는 것으로 알려져 있으며 또한 TiSi2 형성시 게이트 산화막의 재 산화막형성(Reoxidation)은 구동전류를 감소시키는 것으로 알려져 있다. 그러나 본 연구에서 제시된 새로운 STI 구조는 문턱전압값이 NSLOCOS 구조에 비하여 큰 문턱천압값[16]올 나타내고 있어 전가적인 특성면에서 누설전류를 감소시키고 절연 파괴 전압올 증가시키며 구동전류를 증가시키는 특성올 얻을 수 있을 것으로 사료된다
- 본 연구결과 물리적인 특성면에서 실제 토폴로지 (Topology) 에 대하여 STKShallow Trench Isolation) 단면도와 성공적인 구조 확인올 SEM(Scanning Electron Microscopy)을 통하여 관찰 하였으며 STI 구조로 채널 가장자리 등에서 패드 산화막이나 회생 산화막의 제거시 활성영역 가장자리에서 산화막의 손실을 촤소화할 수 있을 것으로 기대돤다. 또한 이 STI 구조로 채널 가장자리(Edge) 등에 대한 임계 전압값의 감소 효과를 확보할 수 았올 것으로 사료되며 그 결과 낮은 면 저항값과 스트레스값 및 높은 문턱 전압값을 얻을 수 있었다.
- 이러한 면 저항값은 디바이스 형성후 그 특성면에서 주로 신뢰성이나 Si/SiS 계면의 특성올 측정하는데 중요한 영향을 주는 요소가 되고 있다. 본 연구에서 제시한 STI 구조는 디바이스 집적도가 증가할수록 더욱 더 이러한 측면에서 양호한 신뢰성 특성을 얻을 수 있을 것으로 사료된다
※ AI-Helper는 부적절한 답변을 할 수 있습니다.