[논문]반도체 웨이퍼 가공(FAD) 공정에서의 교육용 컴퓨터 모델 구축

전동훈; 이칠기

반도체 웨이퍼 가공(FAD) 공정에서의 교육용 컴퓨터 모델 구축
Construction of an Educational Computer Model for FAB of Semiconductor Manufacturing 원문보기

정보과학회논문지. Journal of KISS : Computing practices. 컴퓨팅의 실제, v.6 no.3, 2000년, pp.311 - 318

전동훈 (성균관대학교 전기전자및컴퓨터공학과) , 이칠기 (성균관대학교 전기전자및컴퓨터공학부)

초록
AI-Helper

본 연구는 복잡하고 다양한 반도체 웨이퍼 가공 (FAB) 공정의 전체적인 흐름을 컴퓨터 모델로 구축하고 이를 Device 단면도를 나타내는 프리젠테이션 툴과 연동시키는 교육 모델의 개발을 목적으로 하였다. 급변하는 세계 반도체 시장에서 국내 반도체 업체는 지속적인 기술 개발과 더불어 효율적인 생산관리에 대응할 수 있도록 하여 국제 경쟁력을 키워야 할 것이다. 따라서 본 연구에서 다루어진 공정의 흐름과 각 단위공정의 특성을 바탕으로 설립된 모델은 서울대학교 반도체 공동 연구소를 대상으로 구현되었으나 앞으로 생산 관리를 담당할 국내 반도체 업체들의 신입사원과 현장기술자의 질적 향상을 위한 시청각 교육용 자료로의 활용 시 상당한 효과를 거둘 것이라 예상된다. 이는 생산업체에 국한되어지는 것만은 아니며 반도체 공정에 관련된 대학 학과목에서도 활용되어지리라 생각된다. 또한 확장성과 변화에 유연한 모델을 개발함으로써 반도체 생산 업체들은 구성된 표준 모델을 이용하여 각 회사의 실정에 맞추어 자사에 대한 시뮬레이션을 손쉽게 수행함으로써 많은 교육 효과와 이에 따른 원가 절감의 효과까지 거둘 수 있을 것이다.

Abstract ▼ AI-Helper

The importance of the semiconductor industry in Korea has been growing, but the manufacturers are experiencing two major problems: poor optimization of production and low localization ratio of production equipments. Due to the complex manufacturing processes and special features such as OTD (On Time Delivery) and LIPAS (Line Item Performance Against Schedule) possibilities, several attempts to apply MRP or spreadsheet have been failed to meet the expectations. This paper describes the computer modeling technique as the solutions to analyze the problem, to formalize the semiconductor manufacturing process, and to build an advanced manufacturing environments. The computer simulation models are built referring the FAB facilities of the National Inter - University Semiconductor Research Center to show the FAB processes and the functions of each process.

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 연구에서는 장비운용자와 현장기술자의 질적 하락으로 인한 교육문제 해결과 라인 전체의 공정 흐름을 구현하기 위하여 모델링/시뮬레이션 툴과 프리젠테이션툴을 연동하려고 한다. 각각의 툴은 인텔사의 Pentium- II가 탑재된 컴퓨터 상에서 작동하며 각각의 컴퓨터는 네트워크 카드를 통해 이더넷 (Ethernet) 으로 연결된다.
이는 시뮬레이션이 각 공정을 따라 실행되는 동시에 각각의 해당 공정에서 수행되어지는 단면도와 공정/장비의 특성 설명 등을 프리젠테이션 툴로 보여줌으로써 공정의 이해와 흐름을 증진시키는데 목적이 있다. 장비의 배치와 단위공정간의 연속흐름은 모델링/시뮬레이션 툴 올 이용하여<그림 5>의 왼쪽 컴퓨터에서 해당 공정의 위치와 동작을 보여주며, 왼쪽 컴퓨터에서 사건이 발생할 때마다 오른쪽 컴퓨터에서는 자동으로 해당 공정의 단면도 등의 정보를 프리젠테이션 툴을 이용하여 보여줌으로써 공정과 Device의 상호관계를 쉽게 이해시킬 수 있다.
이번 과제의 목표는 반도체 공정의 순서대로 공정의 흐름을 따라가며, 각 공정이 어느 장비에서 이루어지며, 그 공정으로 인한 Device의 변화를 단면도로 보여줌으로써 현장기술자와 장비운용자의 질적 향상을 위한 교육용 자료로의 활용이다. 이렇게 프리젠테이션 툴과의 연동을 이용한 본 모델을 사용하여 시청각 교육을 신행하면 개인마다 FAB 공정의 전체 흐름과 각 공정의 특성을 보다 쉽게 이해할 수 있고 이를 바탕으로 단위공정들의 세부내용 교육을 받는다면 기존의 단위공정 중심의 교육과는 다르게 서로 연관된 기술을 쉽게 습득할 수 있으므로 현재 국내 반도체 업체들의 신입 사원 교육 시 상당한 효과를 거둘 것이라 예상된다.
또한 구평회[1]에서도 언급하였듯이 라인 당 1조가 상회하고 대 당 20억이 넘는 고가의 설비투자가 전제되는 반도체 생산 환경에서 설비 및 이의 운용이 경쟁력을 좌우하지만 이런 복잡한 반도체 공정의 단계를 완전히 숙지하고 구현하기 위한 요소기술까지 갖춘 현장기술자는 부족한 것이 현실이다. 이에 본 연구에서는 국가 기반 산업으로서 지대한 비중을 차지하는 반도체 분야에서 치열한 국제 경쟁을 이겨내어 메모리 분야에서의 최선두 유지와 비메모리 분야에서의 선두권 진입을 이루기 위해 꼭 필요한 반도체 웨이퍼 가공 (FAB) 공정의 흐름을 컴퓨터 모델로 구현하고 이것을 해당 공정의 Device 단면도 (Cross - sectional view) 와 공정/장비의 특성을 나타내는 프리젠테이션 툴 (Presentation Tool) 과 연동시켜 반도체 FAB 공정의 전체 흐름과 함께 단위 공정의 특성을 설명하여줌으로써 생산라인의 이해를 필요로 하는 반도체 분야의 학부 교육과 반도체 산업현장의 실무 입문 교육에 활용하고자 하는 것이 목적이다.

가설 설정

시스템 수준의 설비 모델용은 각각의 움직임을 가시화시켜 분석이 용이한 Arena, Factor/AIM, AutoMod, G2 등이 적합한데 3차원의 입체화면이 지원되면 효과적일 것이다. 이 중 많이 사용되어지고 반도체 환경의 상하위 개념을 모두 나타낼 수 있는 모델링/시뮬레이션 툴은 AutoMod가 가장 적합하며 프리젠테이션 툴로는 슬라이드쇼 등 여러가지 기능이 있고 다른 프로그램과 호환성이 강한 Powerpoint를 이용하였다 [17],

제안 방법

따라서 본 연구에서는의 공정순서표를 기반으로과 같은 공정순서도를 작성하였다.
본 논문의 구성은 2장과 3장에서 반도체 생산의 특성과 이에 대한 현재까지의 상황과 문제점을 분석하며 4 장에서는 이 분석을 기초로 어떻게 반도체 FAB 공정모델에 접근할 것인지에 대해 알아보겠다. 5장과 6장은 구현에 관련된 사항을 설명하고 마지막으로 7장에서 본 연구의 결론 및 향후 연구 방향에 대해 제시한다.
이 모델에서는 식각공정, 사진공정 등 각각의 단위공정을 사건 (Event) 으로 잡아 사건들의 진행시간 (Processing-time) 과 웨이퍼들의 다음 사건 도착 간격 (Interarrival -time) 등을 고려하여 모델링/시뮬레이션 툴에 적용한다.
즉, 본 모델에서는 이 두 환경이 연동되어 한 공정이 진행된 후에 바로 Device의 단면도 변화를 알 수 있는 전체 공정 흐름을 중심으로 구축한다.

후속연구

이는 생산업체에 국한되어지는 것만은 아니며 반도체 공정에 관련된 대학 학과목의 교육에서도 활용될 수 있다. 또한 본 모델은 각 단위공정/장비의 주요 문제점 및 특성 등을 쉽게 보충할 수 있어 현장 교육 특성에 맞게 모델을 재구성함으로써 교육자는 원하는 교육효과를 얻을 수 있으며, 이를 교육받은 사원이나 학생이 후에 생산라인에 투입되면 자신의 지식인 전체 공정의 흐름과 각 공정/장비의 특성 등의 요소기술을 갖추고 생산 계획을 수립함으로써 현재 문제점으로 지적되고 있고 현장 기술자 능력에 크게 좌우되는 적기출하와 계획 대비 생산도 많이 향상되어지리라 생각된다.
자료로의 활용이다. 이렇게 프리젠테이션 툴과의 연동을 이용한 본 모델을 사용하여 시청각 교육을 신행하면 개인마다 FAB 공정의 전체 흐름과 각 공정의 특성을 보다 쉽게 이해할 수 있고 이를 바탕으로 단위공정들의 세부내용 교육을 받는다면 기존의 단위공정 중심의 교육과는 다르게 서로 연관된 기술을 쉽게 습득할 수 있으므로 현재 국내 반도체 업체들의 신입 사원 교육 시 상당한 효과를 거둘 것이라 예상된다. 이는 생산업체에 국한되어지는 것만은 아니며 반도체 공정에 관련된 대학 학과목의 교육에서도 활용될 수 있다.
한편, 서울대 반도체 공동 연구소의 경우와는 달리 양산 시스템에서는 장비 가동률, TAT (Tum Around Time), Throughput 등이 중요한 관점이므로 양산 라인을 대상으로는 FAB Layout 시뮬레이션을 통한 Bottleneck 분석과 Intra-bay 자동 반송 설비 (Rail Guided Vehicle, Auto Guided Vehicle, Over Head Transport 등) 의 성능 비교, 특정 설비의 집중과 분산에 따른 효율 비교 등이 반영된 시뮬레이션을 통하여 공정의 최적화를 이루어 경비 절감을 실현함으로 어려운 현실에 대처하는 것이 향후 연구과제이다.

참고문헌 (19)

구평회, '반도체 생산공정의 제조생산성 및 자동화', 제어 자동화시스템 공학회지, Vol. 4, No. 4, 1998

원문보기 상세보기
조광현, '반도체 생산시스템의 공정운영 분석 및 관리제어', 제어자동화시스템 공학회지, Vol. 4, No. 4, 1998

원문보기 상세보기
이근영, '반도체 공정정보 관리 시스템 개발', 한국자동제어학술대회, Vol. 1, 1988
Atherton, Linda F & Atherton, Robert W., Wafer Fabrication : Factory Performance and Analysis, Kluwer Academic Press, Boston, MA, 1995
Stephen A. Campbell, The Science and Engineering of Microelectronic Fabrication, Oxford University Press, New York, 1996
Ben G. Streetman, Solid State Electronic Devices, Prentice Hall, 1995
The Complete Silicon Run (VTR), Semiconductor Equipment and Materials International, 1997
Law, Averill M., Kelton, W. David, Simulation Modeling & Analysis, McGraw-Hill, 1991
Zeigler, B. P., Object-Oriented Simulation with Hierarchical, Modular Models, Academic Press, 1990
Liu, Chihwei, 'A Modular Production Planning System for Semiconductor Manufacturing,' Ph. D. Dissetation, University of California, Berkeley, 1992
R. C. Leachman, Modeling Techniques for Automated Production Planning in the Semiconductor Industry, Wiley, 1993
W. Chou and J. Everton, 'Capacity Planning for Development Wafer Fab Extension,' IEEE/SEMI, 1996, Advanced Semiconductor Manufacturing Conference Proceedings, MA, pp 17-22, 1996
C. D. Geiger, R. Hase, C. G. Takoudis, and R. Uzsoy, 'Alternative Facility Layouts for Semiconductor Wafer Fabrication Facilities,' IEEE Transactions on Components, Packaging, and Manufacturing Technologies. Part C. : Manufacturing, Vol. 20, No. 2, pp 152-163, 1997

상세보기
B. A. Peters and T. Yang, 'Integrated Facility Layout and Material Handing System Design in Semiconductor Fabrication Facilities,' IEEE Transactions on Semiconductor Manufacturing, Vol. 10, No.3, pp 360-369, 1997

상세보기
Y. Narahari and L. M. Khan, 'Modeling the Effect of Hot Lots in Semiconductor Manufacturing Systems,' IEEE Transactions on Semiconductor Manufacturing, Vol. 10, No.1, pp 185-188, 1997

상세보기
이칠기, '실시간 모의제어시스템 (Simulator) 국산화 개발 ？ 발전소 운전원 훈련용을 중심으로', 정보과학회지, 제13권 제4호, pp.76-80, 1995

원문보기 상세보기
AutoMod Manual, Ver. 8.2, AutoSimulation, 1997
Charles A. Mirho, Andre Terrisse, Communications Programming For Windows 95, Microsoft Press, 1997
Mark Minasi, Windows NT Workstation 4, SYBEX, 1997

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증