[논문]두 개의 Frequency Detector를 가지고 있는 Charge Pump PLL 의 최적설계에 관한 연구

우영신; 장영민; 성만영

두 개의 Frequency Detector를 가지고 있는 Charge Pump PLL 의 최적설계에 관한 연구
A Study on the Optimum Design of Charge Pump PLL with Dual Phase Frequency Detectors 원문보기

전기학회논문지. The transactions of the Korean Institute of Electrical Engineers. D / D, 시스템 및 제어부문, v.50 no.10, 2001년, pp.479 - 485

우영신 (고려대 공과학과) , 장영민 (고려대 공과학과) , 성만영 (고려대 공과학과)

Abstract ▼ AI-Helper

In this paper, we introduce a charge pump phase-locked loop (PLL) architecture which employs a precharge phase frequency detector (PFD) and a sequential PFD to achieve a high frequency operation and a fast acquisition. Operation frequency is increased by using the precharge PFD when the phase difference is within $-{\pi}{\sim}{\pi}$ and acquisition time is shortened by using the sequential PFD and the increased charge pump current when the phase difference is larger than ${\pm}{\pi}$. So error detection range of the proposed PLL structure is not limited to $-{\pi}{\sim}{\pi}$ and a high frequency operation and a higher speed lock-up time can be achieved. The proposed PLL was designed using 1.5 ${\mu}m$ CMOS technology with 5V supply voltage to verify the lock in process. The proposed PLL shows successful acquisition for 200 MHz input frequency. On the other hand, the conventional PLL with the sequential PFD cannot operate at up to 160MHz. Moreover, the lock-up time is drastically reduced from 7.0 ${\mu}s\;to\;2.0\;{\mu}s$ only if the loop bandwidth to input frequency ratio is regulated by the divide-by-4 counter during the acquisition process. By virtue of this dual PFDs, the proposed PLL structure can improve the trade-off between acquisition behavior and locked behavior.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 논문에서는 주파수차와 위상차에 따라 적절한 PFD롤 구동 시켜 두 PFD의 장점을 결합시킬 수 있는 PLL의 구조 틀 제안하였다. 위상차의 범위를 감지할 수 있는 회로를 이용하여 위상차가 -π 〜π 범위 내에 있을 때는 작은 구동 전류를 가지고 있는 Charge Pump와 연결된 Precharge PFD롤 동작시키고 위상차가 土;r 이상의 범위에 있을 경우에는 큰 구동 전류를 가지고 있는 Charge Pump와 연결된 Sequential PFD 를 동작시켜 Precharge PFD 의 고주파 동작과 Sequential PFD의 빠른 Acquisition 시간 특성을 결합할 수 있었다.

제안 방법

증가시키지 않는다. Sequential PFD가 정상적으로 동작하지 못하는 주파수 영역의 입력 신호를 분주할 수 있도록 동적 구조의 2분주 회로를 직렬 연결시킨 4분주 회로를 사용하였다. 분주 회로를 삽입하는 방법은 저주파에서도 적용이 가능하지만 Sequential PFD의 입력신호 주파수를 지나치게 감소시키면 LC 신호의 진동을 발생시킬 수 있으므로 Icp1의 값을 적절히 조절하여야 한다.
제안된 구조는 Precharge PFD와 Sequential PFD를 구동 전류의 크기가 다른 두 개의 Charge Pump에 연결해 사용하면서 락이 진행되어 위상차가 어느 정도 이하로 수렴하면 자동적으로 Charge Pump 구동전류가 감소하기 때문에 Sequential PFD의 허용 주파수 이상의 고주파 동작이 가능하고 Acquisition이 빠르면서도 지터를 중가시키지 않는다. 제안된 Charge Pump PLL의 블락 다이어그램을 그림 4에 나타내었다.

대상 데이터

기존의 PLL과 제안된 PLL를 포함하고 있는 칩을 L5 ㎛ CMOS 공정을 사용하여 설계하였다. 제작된 칩의 사진을 그림 14에 나타내었다.
수 있다. 전압 제어 발진기로서 주파수 동작범위를 선택적으로 조절할 수 있는 (10 - 90 MHz, 120 - 200MHz) 링 형태의 발진기를 사용하였다. 제안된 PFD를 사용한 PLL는 두 주파수 동작범위에 모두 다 성공적으로 Locking 할 수 있었지만 Sequential PFD를 사용한 PLL은 160 MHz 까지만 동작할 수 있었다.

데이터처리

위상차의 범위를 감지할 수 있는 회로를 이용하여 위상차가 -π 〜π 범위 내에 있을 때는 작은 구동 전류를 가지고 있는 Charge Pump와 연결된 Precharge PFD롤 동작시키고 위상차가 土;r 이상의 범위에 있을 경우에는 큰 구동 전류를 가지고 있는 Charge Pump와 연결된 Sequential PFD 를 동작시켜 Precharge PFD 의 고주파 동작과 Sequential PFD의 빠른 Acquisition 시간 특성을 결합할 수 있었다. 또한 동적구조의 분주기 (Divider) 를 사용하여 Sequential PFD의 입력 신호 주파수만을 감소시키면 PLL의 Acquisition 시간을 더욱 감소시킬 수 있음을 확인할 수 있었고 제안된 PLL과 기존의 PLL을 1.5㎛ CMOS 공정으로 제작하여 그 특성을 비교 분석하였다.

성능/효과

둘째, REF 신호와 FB 신호가 둘다 "High"일 때는 항상 UP 과 DN이 "Low"가 된다. 예롤 들어 FB 신호가 "High"인 경우에는 REF가 "High" 되더라도 UP 신호가 "Low"에서 "High"가 되지 못한다.
PFD의 최대동작 주파수의 정의는 두 입력신호 REF, FB 의 주기가 같고 Duty Ratio가 50%일 경우에 정확한 PFD의출력 신호가 발생하는 최소 주기의 역수로 정의될 수 있다[4] 정의에 따른 시뮬레이션에 의해 Sequential PFD는 160 MHz 까지 동작하지만 Precharge PFD는 250 MHz까지 동작할 수 있음을 확인하여 제안된 PFD 역시 Sequential PFD의 동작 주파수의 한배 반 정도의 고주파 영역까지 동작할 수 있음을 알 수 있다. 전압 제어 발진기로서 주파수 동작범위를 선택적으로 조절할 수 있는 (10 - 90 MHz, 120 - 200MHz) 링 형태의 발진기를 사용하였다.
본 연구에서는 Sequential PFD와 Precharge PFD로 구성된 Dual PFD 구조와 2개의 Charge Pump를 사용하여 고주파 동작이 가능하고 입력 주파수가 변화할 때 빠른 Acquisition을 수행할 수 있는 새로운 Charge Pump PLL 구조를 제안하고 기존의 PLL과 제안된 PLL을 포함하는 칩을 1.5 ㎛ CMOS 공정을 이용해 제작 및 측정하여 제안된 회로가 더 우수한 특성을 가지고 있음을 확인하몄다. 제안돤 PLL 구조는 입 력신호의 위상차가 士;r 보다 클 경우에는 전류 값이 큰 Charge Pump에 연결된 Sequential PFD를 구동시키고 분주기롤 이용하여 입력 주파수대 Loop Bandwidth 비를 조절하는 기법을 이용하여 Acquisition 시간을 7 μs에서 2 μs로 감소시켰고 위상차가 - π 〜 π로 수렴한 후에는 전류 값이 작은 Charge Pump에 연결된 고주파용 Pr&:harge PFD를 구동시킴으로써 최대 동작가능 주파수를 증가시켰다.
전압 제어 발진기로서 주파수 동작범위를 선택적으로 조절할 수 있는 (10 - 90 MHz, 120 - 200MHz) 링 형태의 발진기를 사용하였다. 제안된 PFD를 사용한 PLL는 두 주파수 동작범위에 모두 다 성공적으로 Locking 할 수 있었지만 Sequential PFD를 사용한 PLL은 160 MHz 까지만 동작할 수 있었다.
제안돤 PLL 구조는 입 력신호의 위상차가 士;r 보다 클 경우에는 전류 값이 큰 Charge Pump에 연결된 Sequential PFD를 구동시키고 분주기롤 이용하여 입력 주파수대 Loop Bandwidth 비를 조절하는 기법을 이용하여 Acquisition 시간을 7 μs에서 2 μs로 감소시켰고 위상차가 - π 〜 π로 수렴한 후에는 전류 값이 작은 Charge Pump에 연결된 고주파용 Pr&:harge PFD를 구동시킴으로써 최대 동작가능 주파수를 증가시켰다. 제안된 구조는 차후에 다른 장점을 가지고 았는 PFD롤 Precharge PFD 대산에 사용함으로써 서로 다른 PFD의 장점을 결합한 PLL을 설계할 수 있으므로 확장성도 뛰어남을 알 수 있다.

참고문헌 (10)

Y. Sumi, K. Syoubu, S. Obote, Y. Fukui, Y. Itoh, 'PLL frequency synthesizer with multi-phase detector', IEICE Trans.Fundamentals, vol. E82-A, no. 3, pp.431-435, March, 1999
K. M. Ware. Hae-Seung Lee, C. G. Sodini, 'A 200-MHz CMOS phase-locked loop with dual phase detectors', IEEE J.of Solid State Circuits, vol.24, no. 6, pp.1560-1568, Dec., 1989

상세보기
A. Heiman, Y. Bar-Ness, 'Optimal design of PLL with two separate phase detectors' IEEE Trans.Commun., vol.com-29, no. 2, pp.92-100 Feb., 1981
Harufusa Kondoh, Hiromi Notani, Tsutomu Yoshimura, Hiroshi Shibata, Yoshio Matsuda, 'A 1.5V 250MHz to 3.0V 622MHz operation CMOS phase-locked loop with precharge type phase frequency detector', IEICE Trans.Electron., Vol. E78C, no. 4, pp.381-388, April, 1995
Hiroyasu Yoshizawa, Kenji Taniguchi, Hiroyuki Shirahama, Kenichi Nakashi, 'A low power 622MHz CMOS phase-locked loop with source coupled VCO and dynamic PFD', IEICE Trans.Fundamentals, vol. E80, no. 6, pp.1015-1020, June, 1997
Won-Hyo Lee, Sung-Dae Lee, Jun-Dong Cho, 'A high-speed,low-power phase frequency detector and charge-pump circuits for high frequency phase-locked loops', IEICE Trans. Fundamentals, vol. E82-A, no. 11, pp. 2514-2520, Nov., 1999
Henrik O. Johansson, A simple precharged CMOS phase frequency detector, IEEE J.of Solid State Circuits, vol. 33, no. 2, pp.295-299, Feb., 1998.

상세보기
Kwangho Yoon, Wonchan Kim, 'Charge pump boosting technique for power noise immune high-speed PLL implementation', Electronics Letters, vol. 34, no.15, pp.1445-1446 July, 1988

상세보기
Sungjoon Kim, Kyeongho Lee, Yongsam Moon, Deog-Kyoon Jeong, Yunho Choi, Hyung Kyu Lim, 'A 960-Mb/s/pin interface for skew-tolerant bus using low jitter PLL', IEEE J.of Solid State Circuits, vol. 32, no. 5, pp.691-700, May, 1997

상세보기
M. Soyuer, R. G. Meyer, 'Frequency limitations of a conventional phase-frequency detector', IEEE J.of Solid State Circuits, vol. 25, no. 4, pp.1019-1022, Aug., 1990

상세보기

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

두 개의 Frequency Detector를 가지고 있는 Charge Pump PLL 의 최적설계에 관한 연구
A Study on the Optimum Design of Charge Pump PLL with Dual Phase Frequency Detectors 원문보기

Abstract ▼ AI-Helper

주제어

AI 본문요약
AI-Helper

문제 정의

제안 방법

대상 데이터

데이터처리

성능/효과

참고문헌 (10)

이 논문을 인용한 문헌

관련 콘텐츠

원문 보기

원문 URL 링크

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

두 개의 Frequency Detector를 가지고 있는 Charge Pump PLL 의 최적설계에 관한 연구 A Study on the Optimum Design of Charge Pump PLL with Dual Phase Frequency Detectors 원문보기

Abstract ▼ AI-Helper

주제어

AI 본문요약 엑셀 다운로드 AI-Helper

문제 정의

제안 방법

대상 데이터

데이터처리

성능/효과

참고문헌 (10)

이 논문을 인용한 문헌

관련 콘텐츠

원문 보기

원문 URL 링크

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

두 개의 Frequency Detector를 가지고 있는 Charge Pump PLL 의 최적설계에 관한 연구
A Study on the Optimum Design of Charge Pump PLL with Dual Phase Frequency Detectors 원문보기

AI 본문요약
AI-Helper