$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

고성능 32-bit DSP 코프로세서의 아키텍쳐 개발
Development of a High-performance DSP Coprocessor Architecture 원문보기

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.39 no.2 = no.296, 2002년, pp.72 - 81  

윤성철 (연세대학교 전기전자공학과) ,  김상욱 (연세대학교 전기전자공학과) ,  배성일 (연세대학교 전기전자공학과) ,  강성호 (연세대학교 전기전자공학과) ,  김용천 (삼성전자 CalmRISC 팀) ,  정승재 (삼성전자 CalmRISC 팀) ,  김상우 (삼성전자 CalmRISC 팀) ,  문상훈 (삼성전자 CalmRISC 팀)

초록
AI-Helper 아이콘AI-Helper

이 논문은 저전력 마이크로 컨트롤러의 coprocessor로 동작하는 고성능 DSP의 아키텍쳐 구조를 제안한다. 제안된 DSP 아키텍쳐는 DSP 응용 분야의 기본 수식인 곱의 합을 고속으로 수행할 수 있도록 MAC(Multiply and Accumulate) 유닛 두 개를 갖는 dual MAC 아키텍쳐 구조이면서, 곱셈기와 덧셈기를 병렬적으로 배치시킨 특징을 갖는다. 그리고 한번에 최대 3개의 명령어를 동시에 수행할 수 있으면서도 명령어 길이는 31 비트로 고정된 3웨이 수퍼스칼라 구조를 갖는다. 현재 상용되고 있는 세 개의 DSP들과 의 벤치마크 결과, 제안된 DSP 구조가 가장 좋은 성능을 보여주었다. 또한, 특정 알고리듬에 대해서 성능이 같아도 메모리 사용량에 있어 효율적인 구조라는 것을 보여준다.

Abstract ▼ AI-Helper 아이콘AI-Helper

A new high-performance DSP architecture is proposed, which behaves as a coprocessor of a 32bit microcontroller. Because the proposed DSP architecture is a dual MAC(Multiply and Accumulate) DSP architecture, it can process efficiently a number of SOP(sum of product) operations used in many DSP applic...

참고문헌 (7)

  1. K.-M. Lim, S.-W. Jeong, Y.-C. Kim, S.-J. Jeong, H.-K. Kim, Y.-H.Kim, B.-Y. Chung, and H.-L. Roh, 'CalmRISCTM : A Low Power Microcontroller with Efficient Coprocessor Interface', Proc. Intl Conf. Computer Design(ICCD), pp 299-302, October 1999 

  2. TeakTMDSP Core Architecture Spec. 

  3. DSP16000 Reference Guide 

  4. M. Alidina, G. Burns, C. Holmqvist, E. Morgan, D. Rhodes, S. Simanapalli, M. Thierbach, 'DSP16000 : a high performance, low-power dual-MAC DSP core for communications applications', Custom Integrated Circuits Conference(CICC), pp119-122, 1998 

    crossref

  5. TMS320C55x DSP CPU Reference Guide 

  6. Seshan, N., 'High VelociTI processing [Texas Instruments VLIW DSP architecture]', IEEE Signal Processing Magazine , Volume: 15 Issue : 2 , pp86-101, 117, March 1998 

    상세보기 crossref

  7. Simar, R., Jr., 'Codevelopment of the TMS320C6X VelociTI architecture and compiler', Acoustics, Speech and Signal Processing, 1988. Proceedings of the 1988 IEEE International Conference on , pp3145-3148 vol.5, 1998 

    crossref

저자의 다른 논문 :

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로