최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.39 no.5 = no.299, 2002년, pp.54 - 64
송동섭 (연세대학교 전기전자 공학과) , 배상민 (연세대학교 전기전자 공학과) , 강성호 (연세대학교 전기전자 공학과)
Recently System On a Chip(SoC) design based on IP cores has become the trend of If design To prevent the testing problem from becoming the bottleneck of the core-based design, defining of an efficient test architecture and a successful test methodology are mandatory. This paper describes a test arch...
R. K. Gupta and Y. Zorian, 'Introducing Core-Based System Design', IEEE Design & Test cf Computers, pp. 15-25, 1997
M. Keating and P. Bricaud, Reuse Methodology Manual for System-on-a-Chip Designs, Kluwer Academic Publishers, Norwell, Mass., 1998
Y. Zorian, E. J. Marinissen, and S. Dey, 'Testing Embedded-Core Based System Chips', Proc. cf IEEE Int'l Test Corf., pp. 130-143, 1998
H. Bleeker, P. Eijnden and F. Jong, Boundary-Scan Test: A Practical Approach, Kluwer Academic Publishers, Netherlands, 1993
K. P. Parker, The Boundary-Scan Handbook, Kluwer Academic Publishers, 1992
김 현진, 신 종철, 강 성호, '회로 기판상의 연결 테스트에 대한 분할 그룹 워킹 시퀀스', pp. 2251 -2257, 전기학회논문지, 47권, 12호, 1998년, 12월
※ AI-Helper는 부적절한 답변을 할 수 있습니다.