반도체 IP를 재사용하여 통합 칩을 개발하기 위해서는 반도체 IP 인터페이스의 정확한 이해가 필수적이다. 그러나 이들 인터페이스는 대부분 원래 설계자의 스타일대로 기술되어 있는데다가 기술 방법이 제각각이어서 통합 칩 설계자가 이해하는데 많은 혼란이 따른다. 본 논문에서는 반도체 IP 인터페이스를 기술하는 표준화된 방법을 제안한다. 제안하는 기술 방법은 반도체 IP 인터페이스를 IP 정보, 기술 수준, 모델 제공, 데이터 타입, 인터페이스 정보, 포트 정보, 신호 정보, 프로토콜 정보, 소스 파일의 9개 항목으로 나누어 정의한다. 제안된 방법은 통합 칩 설계자가 반도체 IP의 인터페이스를 이해하고 통합 칩을 구현하는데 도움이 된다.
반도체 IP를 재사용하여 통합 칩을 개발하기 위해서는 반도체 IP 인터페이스의 정확한 이해가 필수적이다. 그러나 이들 인터페이스는 대부분 원래 설계자의 스타일대로 기술되어 있는데다가 기술 방법이 제각각이어서 통합 칩 설계자가 이해하는데 많은 혼란이 따른다. 본 논문에서는 반도체 IP 인터페이스를 기술하는 표준화된 방법을 제안한다. 제안하는 기술 방법은 반도체 IP 인터페이스를 IP 정보, 기술 수준, 모델 제공, 데이터 타입, 인터페이스 정보, 포트 정보, 신호 정보, 프로토콜 정보, 소스 파일의 9개 항목으로 나누어 정의한다. 제안된 방법은 통합 칩 설계자가 반도체 IP의 인터페이스를 이해하고 통합 칩을 구현하는데 도움이 된다.
In semiconductor IP reuse, precise understanding of semiconductor IP interfaces is essential for integrated chip design. However, in general, these interfaces are described in the original designer's description style. Furthermore, their description method are not unified, so it is very difficult fo...
In semiconductor IP reuse, precise understanding of semiconductor IP interfaces is essential for integrated chip design. However, in general, these interfaces are described in the original designer's description style. Furthermore, their description method are not unified, so it is very difficult for the chip integration designer to understand them. This paper proposes a standardized description method of semiconductor IP interfaces. It consists of 9 items such as IP information, description level, model provision, data type, interface information, port information, signal information, protocol information, and source file. The proposed method helps the chip integration designer to understand semiconductor IP interfaces and to integrate them into a single chip.
In semiconductor IP reuse, precise understanding of semiconductor IP interfaces is essential for integrated chip design. However, in general, these interfaces are described in the original designer's description style. Furthermore, their description method are not unified, so it is very difficult for the chip integration designer to understand them. This paper proposes a standardized description method of semiconductor IP interfaces. It consists of 9 items such as IP information, description level, model provision, data type, interface information, port information, signal information, protocol information, and source file. The proposed method helps the chip integration designer to understand semiconductor IP interfaces and to integrate them into a single chip.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
모델 제공은 인터페이스가 실행 가능한 동작 모델 및 구현 가능한 HDL 모델을 제공하는지의 여부를 나타낸다. 표 4는 그림 2와 같은 반도체 IP 인터페이스에서 모델 제공을 나타낸 예인데, 이 반도체 IP는 시뮬레이션 실행이 가능한 C/C++ 또는 HDL 파일은 제공되지만, 하드웨어 구현이 가능한 HDL 파일은 제공되지 않는다는 것을 나타낸다.
반도체 IP를 재사용하여 통합 칩을 설계하기 위해서는 반도체 IP가 가지고 있는 인터페이스의 구조 및 동작을 올바르게 이해하는 것이 필수적인데, 기존에는 이러한 반도체 IP 인터페이스를 기술하는 방법이 설계자에 따라 제각각이어서 통합 칩 설계자에게 큰 부담이 되어왔다. 본 논문에서는 이러한 문제점을 해결하기 위해 반도체 IP 인터페이스를 기술하는 표준화된 방법을 제안하였다. 제안된 기술 방법은 반도체 IP 인터페이스를 IP 정보, 기술 수준, 모델 제공, 데이터 타입, 인터페이스 정보, 포트 정보, 신호 정보, 프로토콜 정보, 소스 파일의 9개 항목으로 나누어 정의하였다.
본 논문에서는 이러한 문제점을 해결하기 위해 반도체 IP 인터페이스를 기술하는 표준화된 방법을 제안한다. 이렇게 표준화된 반도체 IP 인터페이스의 기술 방법을 통하여 통합 칩 설계자가 각 반도체 IP의 인터페이스를 쉽게 이해하고 각 반도체 IP를 쉽게 통합하여 통합 칩을 설계할 수 있다.
제안 방법
본 논문에서는 이러한 문제점을 해결하기 위해 반도체 IP 인터페이스를 기술하는 표준화된 방법을 제안하였다. 제안된 기술 방법은 반도체 IP 인터페이스를 IP 정보, 기술 수준, 모델 제공, 데이터 타입, 인터페이스 정보, 포트 정보, 신호 정보, 프로토콜 정보, 소스 파일의 9개 항목으로 나누어 정의하였다. 제안된 기술 방법을 IDEC에서 제공한 설계 도구를 사용하여 다수의 반도체 IP 인터페이스에 적용해본 결과, 이들 반도체 IP 인터페이스를 간단하고 명확하게 기술할 수 있었으며, 거의 모든 반도체 IP 인터페이스를 효과적으로 기술할 수 있을 것으로 판단된다.
이론/모형
인터페이스 정보 및 포트 정보의 다이어그램에서 데이터 흐름 및 제어 흐름은 그림 1의 표기법을 사용한다. 이 기술 방법은 한국정보통신기술협회의 표준[3] 및 VSI Alliance의 표준[4]을 부분적으로 참고하였다.
성능/효과
제안된 기술 방법은 반도체 IP 인터페이스를 IP 정보, 기술 수준, 모델 제공, 데이터 타입, 인터페이스 정보, 포트 정보, 신호 정보, 프로토콜 정보, 소스 파일의 9개 항목으로 나누어 정의하였다. 제안된 기술 방법을 IDEC에서 제공한 설계 도구를 사용하여 다수의 반도체 IP 인터페이스에 적용해본 결과, 이들 반도체 IP 인터페이스를 간단하고 명확하게 기술할 수 있었으며, 거의 모든 반도체 IP 인터페이스를 효과적으로 기술할 수 있을 것으로 판단된다. 본 논문에서 설명한 반도체 IP 인터페이스의 기술 방법은 향후 반도체 IP의 재사용 및 통합 칩 설계에 큰 도움이 될 것으로 생각된다.
후속연구
제안된 기술 방법을 IDEC에서 제공한 설계 도구를 사용하여 다수의 반도체 IP 인터페이스에 적용해본 결과, 이들 반도체 IP 인터페이스를 간단하고 명확하게 기술할 수 있었으며, 거의 모든 반도체 IP 인터페이스를 효과적으로 기술할 수 있을 것으로 판단된다. 본 논문에서 설명한 반도체 IP 인터페이스의 기술 방법은 향후 반도체 IP의 재사용 및 통합 칩 설계에 큰 도움이 될 것으로 생각된다.
질의응답
핵심어
질문
논문에서 추출한 답변
반도체 IP 인터페이스의 표준화된 기술 방법은 어떠한 항목으로 정의되는가?
반도체 IP 인터페이스의 표준화된 기술 방법은 표 1과 같이 IP 정보, 기술 수준, 모델 제공, 데이터 타입, 인터페이스 정보, 포트 정보, 신호 정보, 프로토콜 정보, 소스 파일의 9개 항목으로 정의된다. 9개 항목 및 이들의 하위 항목은 사용자값 또는 선택값 중 하나의 형태를 가지며, 선택값은 표 1에 지정된 몇 개의 값 중에서 하나를 선택하여 사용한다.
반도체 IP 인터페이스를 기술하는 방법을 표준화하는 것은 어떠한 문제점이 발생하는가?
이러한 문제점을 해결하는 방법의 하나는 반도체 IP 인터페이스를 기술하는 방법을 표준화하는 것이다. 그러나 표준화가 지나치게 세밀하면 설계자의 자유를 침해하여 설계 능률이 떨어질 수 있고, 표준화가 지나치게 간략하면 너무 많은 항목이 제각각으로 기술되어 다른 사람이 이해하기 어려울 수 있다.[1][2]
반도체 IP의 재사용에서 가장 어려운 점은 무엇인가?
반도체 IP의 재사용에서 가장 어려운 점은 서로 다른 방식으로 개발된 인터페이스를 통합 칩 설계자가 이해하기가 어렵다는 점이다. 반도체 IP의 상당수는 지적재산권을 보호하기 위해서 내부 구조를 전혀 보여주지 않고 최종적인 레이아웃 또는 네트리스트만을 제공하기 때문에 인터페이스의 정확한 이해 없이는 반도체 IP의 통합이 매우 어렵지만, 이들 인터페이스는 대부분 원래 설계자의 이해 수준에 맞추어져 기술(description)되어 있는데다가, 기술하는 방법도 제각각이어서 이들 반도체 IP를 설계하지 않은 통합 칩 설계자가 이해하는데 많은 혼란이 따른다.
참고문헌 (4)
S. Lee, "Standardized Description Method of Image Acquisition Characteristics Tests for Image Sensors and Modules, Journal of IKEEE, vol. 18, no. 1, pp. 64-76, Mar. 2014.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.