$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

시스템 온 칩 테스트를 위한 효과적인 테스트 접근 구조
An Efficient Test Access Mechanism for System On a Chip Testing 원문보기

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.39 no.5 = no.299, 2002년, pp.54 - 64  

송동섭 (연세대학교 전기전자 공학과) ,  배상민 (연세대학교 전기전자 공학과) ,  강성호 (연세대학교 전기전자 공학과)

초록
AI-Helper 아이콘AI-Helper

최근 IP 코어를 기반으로 하는 시스템 온 칩은 칩 설계 방식의 새로운 방향을 제시하면서 시스템 온 칩의 테스트가 중요한 문제로 대두되고 있다. 시스템 온 칩을 테스트하는 문제가 전체 코어 기반 설계에 병목 현상으로 작용하지 않게 하기 위해서는 효과적인 테스트 구조와 테스트 방법에 대한 연구가 필수적이다. 본 논문에서는 IEEE 1149.1 경계 주사 구조에 기반을 둔 시스템 온 칩 테스트 구조와 테스트 제어 메커니즘을 제안한다. 본 논문에서 제안하는 테스트 제어 접근 구조는 IEEE P1500에서 제안하는 내장된 코어 테스트표준에 상응하면서도 TAPed core와 Wrapped core 모두에 대해서 테스트 제어가 가능하다. 또한 제안하는 테스트 구조는 시스템 온 칩의 입·출력에 존재하는 TCK, TMS, TDI, TDO에 의해서 완전 제어 가능하므로 상위 수준의 테스트 구조와 계층적 구조를 유지할 수 있다.

Abstract ▼ AI-Helper 아이콘AI-Helper

Recently System On a Chip(SoC) design based on IP cores has become the trend of If design To prevent the testing problem from becoming the bottleneck of the core-based design, defining of an efficient test architecture and a successful test methodology are mandatory. This paper describes a test arch...

주제어

#시스템 온 칩 테스트   #테스트 접근  

참고문헌 (10)

  1. R. K. Gupta and Y. Zorian, 'Introducing Core-Based System Design', IEEE Design & Test cf Computers, pp. 15-25, 1997 

    상세보기 crossref

  2. M. Keating and P. Bricaud, Reuse Methodology Manual for System-on-a-Chip Designs, Kluwer Academic Publishers, Norwell, Mass., 1998 

  3. Y. Zorian, E. J. Marinissen, and S. Dey, 'Testing Embedded-Core Based System Chips', Proc. cf IEEE Int'l Test Corf., pp. 130-143, 1998 

  4. Y. Zorian, 'System-Chip Test Strategies', Proc. of Design Automation Conference, pp. 752-757, 1998 

    crossref

  5. H. Bleeker, P. Eijnden and F. Jong, Boundary-Scan Test: A Practical Approach, Kluwer Academic Publishers, Netherlands, 1993 

  6. K. P. Parker, The Boundary-Scan Handbook, Kluwer Academic Publishers, 1992 

  7. 김 현진, 신 종철, 강 성호, '회로 기판상의 연결 테스트에 대한 분할 그룹 워킹 시퀀스', pp. 2251 -2257, 전기학회논문지, 47권, 12호, 1998년, 12월 

  8. L. Whetsel. 'An IEEE 1149.1 based test access architecture for ICs with embedded cores', Proc. of IEEE Int'l Test Corf., pp. 69-78, 1997 

    crossref

  9. V. Immaneni, D. Puffer, and S. Raman, 'Direct Access Test Scheme-Implementation and Verification in Embedded ASIC Designs', Proc cf IEEE ASIC Seminar and Exhibit, P13/1.1-P13/1.6, 1990 

    crossref

  10. M. Benabdenebi, W. Maroufi, and M. Marzouki, 'CAS-BUS: A Scalable and Reconfigurable Test Access Mechanism for Systems on a Chip', Proc cf Design Automation Conference, pp. 141-145, 2000 

    crossref

저자의 다른 논문 :

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로