$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

회로의 대칭성을 이용한 다단계 논리회로 회로에서의 전력 최소화 기법
Power Minimization Techniques for Logic Circuits Utilizing Circuit Symmetries 원문보기

정보과학회논문지. Journal of KIISE. 시스템 및 이론, v.30 no.9, 2003년, pp.504 - 511  

정기석 (홍익대학교 전산학과) ,  김태환 (한국과학기술원 전자전산학과)

초록
AI-Helper 아이콘AI-Helper

논리회로 합성에서 함수의 대칭성을 이용하여 면적이나 시간 지연을 최소화하는 문제는 많은 시간동안 연구되어 왔다. 본 논문은 최근 들어 면적이나 시간지연 보다도 더 중요하게 여겨지는 전력 소모를 최소화하는데, 회로 대칭성이 어떻게 이용되는 지에 대한 연구를 소개한다. 이 논문에서 회로의 대칭성에 대한 폭넓은 정의를 소개하고, 각 대칭성간의 관계에 대해 논의하며, 각 회로의 대칭성이 어떻게 전력을 줄이는데 유용할 수 있는지에 대해 논의한다. 또한, 회로에 존재하는 주 입력(primary input)과 내부 노드사이에 존재하는 대칭성을 찾아내는 알고리즘을 소개한다. 이 논문에서 소개하는 알고리즘의 특징은 첫째, 면적이나 속도지연의 증가가 거의 없이, 전력 소모를 줄여주는 효과적인 재합성 기법이란 것이다. 둘째, 대부분의 다른 휴리스틱(heuristic) 알고리즘과는 달리, 회로의 스위칭 (switching) 양에 있어 단조 향상(monotonic improvement)을 보장한다. 이미 잘 알려진 바와 같이 CMOS 회로에서는 스위칭 양이 전력소모에 대부분을 차지하므로, 알고리즘의 적용 후에 회로가 전력 소모 면에서 계속적인 향상을 이룰 수 있게 한다는 점에서 매우 효과적이라 하겠다. 알고리즘의 효과를 검증하기 위해서, MCNC 벤치마크 회로를 이용하여 실험을 시행하였고, 실험 결과, 속도나 면적에 대한 오버헤드가 거의 없으면서 평균 12%의 전력 소모를 줄일 수 있었다.

Abstract ▼ AI-Helper 아이콘AI-Helper

The property of circuit symmetry has long been applied to the Problem of minimizing the area and timing of multi-level logic circuits. In this paper, we focus on another important design objective, power minimization, utilizing circuit symmetries. First, we analyze and establish the relationship bet...

주제어

#논리 회로 설계   #저전력 설계  

참고문헌 (9)

  1. S. R. Das and C. L. Sheng, 'On detecting total and partial symmetry of switching functions,' IEEE Transactions on Computers, 20, pp.352-255. 1971 

    상세보기 crossref

  2. D. L. Dietmeyer and P. R. Shneinder, 'Identification of symmetry, redundancy and equivalence of Boolean functions,' IEEE Transactions on Electronic Computers, EC-16, pp.804-817, 1967 

    상세보기 crossref

  3. Z. Kohavi, Switching and Finite Automata Theory, 2nd edition, London, McGraw-Hill, 1978 

  4. D. Moller, J. Mohnke, and M. Weber, 'Detection of symmetry of Boolean functions represented by ROBDDs,' Proceedings of International Conference on Computer-Aided Design, pp.680-684, 1993 

    crossref

  5. S. Panda, F. Somenzi, and B. F. Plessier, 'Symmetry detection and dynamic variable ordering of design diagrams,' Proceedings of International Conference on Computer-Aided Design, pp.628-631, 1994 

  6. C. C. Tsai and M. Marek-Sadowska, 'Generalized Reed-Muller forms as a tool to detect symmetries', IEEE Transactions on Computers, 45, pp.33-40, 1996 

    상세보기 crossref

  7. C. R. Edwards and S. L. Hurst, 'A digital synthesis procedure under function symmetries and mapping methods,' IEEE Transactions on Computers, C-27, pp.985-997, 1978 

    상세보기 crossref

  8. R. Marculescu, D. Marculescu, and M. Pedram, 'Switching activity analysis considering spatiotemporal correlations,' Proceedings of International Conference on Computer-Aided Design, pp.294-299, 1994 

  9. E. Sentovich, et al. 'SIS: A system for sequential circuit synthesis,' Report M92/41, University of California Berkeley, 1992 

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로