$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Growld Plane SOI MOSFET의 단채널 현상 개선
Reduction of short channel Effects in Ground Plane SOI MOSFET′s 원문보기

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.41 no.4 = no.322, 2004년, pp.9 - 14  

장성준 (시립 인천대학교 전자공학과) ,  윤세레나 (립 인천대학교 전자공학) ,  유종근 (립 인천대학교 전자공학) ,  박종태 (립 인천대학교 전자공학)

초록
AI-Helper 아이콘AI-Helper

매몰 산화층 밑의 실리콘 기판에 자기정렬 방법으로 ground plane 전극을 만든 SOI MOSFET의 단채널 현상과 Punchthrough 특성을 측정·분석하였다. 채널 길이가 $0.2{\mu}m$ 이하의 소자에서는 GP-SOI 소자가 FD-SOI 소자보다 채널 길이에 따른 문턱전압 저하 및 subthreshold swing이 작고 DIBL 현상이 크게 개선됨을 알 수 있었다. 기판전압에 따른 문턱전압 특성으로부터 GP-SOI 소자의 body factor가 FD-SOI 소자보다 큰 것을 알 수 있었다. 그리고 punchthrough 전압 특성으로부터 GP-SOI 소자의 punchthrough 전압이 FD-SOI 소자보다 큰 것을 알 수 있었다.

Abstract ▼ AI-Helper 아이콘AI-Helper

This paper reports the measurement and analysis of the short channel effects and the punchthrough voltage of SOI-MOSFET with a self-aligned ground plane electrode in the silicon mechanical substrate underneath the buried oxide. When the channel length is reduced below 0.2${\mu}{\textrm}{m}$

주제어

#SOI technology   #MOSFET   #Short Channel Effect   #Ground Plane SOI MOSFET  

참고문헌 (11)

  1. Jean-Pierre Colinge, Silicon-on-Ins ulator Technology: Materials to VLSI, 2nd edition, Na, Kluwer, 1997 

  2. H.-S.P. Wong, K.K. Chan,Y.Taur, 'Self-Aligned(Top and bottom) Double-Gate MOSFET with a 5mm thick silicon channel', Tech. Digest of IEDM, pp. 427-430, 1997 

    crossref

  3. H.Takato, K. Sunouchi, N. Okabe, A. Nitayama, K. Hieda, F. Horiguchi, and F. Masuoka, 'High performance CMOS Surrounding Gate Transistor (SGT) for ultra high density LSIs,' Tech. Digest of IEDM, pp. 222-225, 1988 

    crossref

  4. D. Hisamoto, T. Kaga, Y. Kawamoto, E.Takeda, 'A fully depleted Lean-channel Transistor(DELTA) -A novel vertical ultrathin SOI MOSFET,' Tech. Digest of IEDM, pp. 833-836, 1989 

    crossref

  5. J.P. Colinge, M.H Gao, A. Romano-Rodriguez, H Maes, and e. Claeys, 'Silicon-On-Insulator Gate-Ail-Around Device,' Tech. Digest of IEDM, pp. 595-598, 1990 

    crossref

  6. X. Huang, W.C. Lee, C. Kuo, D. Hisamoto, L. Chang, J. Kedzierski, E. Anderson, H. Takeuchi, Y.K. Choi, K. Asano, V. Subramanian, T.J. King, J. Bokor, and C. Hu, 'Sub 50nrn FinFET: PMOS,' Tech. Digest. of IEDM, pp. 67-70, 1999 

    crossref

  7. J.T Park, J.P. Colinge, and C.H. Diaz, 'Pi-Gate SOI MOSFET,' IEEE Electron Device Letter, vol. 22, No.8, pp. 405-406, 2001 

    상세보기 crossref

  8. F.-Lyang, H.-Y.Chen, F-C,Chen, C.-C.Huang, C.-Y.Chang, H-k.Chiu, C-C.Lee, C.-C.Chen, H.-T.Huang, C.-J.Chen, H.-J.Tao, Y.-C.Yeo, M-S.Liang, and C.Hu, '25nm CMOS Omega FETs.', Tech. Digest of IEDM, pp. 255-258, 2002 

    crossref

  9. M.Horinchi, T.Teshima, K.Tokurnasu, and K.Yamaguchi, 'High Current Small-Parasitic-Capacita nee MOSFET on a Poly-Si Interlayered(PSI:4) SOI wafer.' IEEE Trans. Electron Devices, vol.45 no.5, pp. 1111-1115, 1998 

    상세보기 crossref

  10. W.xiong, K.Ramkumar, S.J. Jang, J.T. Park, and J.P. Colinge,' Self-Aligned Ground-Plane FDSOI MOSFET.' Proc. of SOI/IEEE, pp. 23-24, 2002 

    crossref

  11. T. Ernst, and S. Cristoloveanu, 'Buried Oxide Fringing Capacitance : A new Physical Model and its Implication on SOI Device Scaling and Arch itecture. 'Proc. of SOI/IEEE, pp. 38-39, 1993, pp. 345-357, June 1998 

    crossref

저자의 다른 논문 :

관련 콘텐츠

이 논문과 함께 이용한 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로