$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

A Unified Analytical One-Dimensional Surface Potential Model for Partially Depleted (PD) and Fully Depleted (FD) SOI MOSFETs 원문보기

Journal of semiconductor technology and science, v.11 no.4, 2011년, pp.262 - 271  

Pandey, Rahul (Department of Electrical Engineering Indian Institute of Technology) ,  Dutta, Aloke K. (Department of Electrical Engineering Indian Institute of Technology)

Abstract AI-Helper 아이콘AI-Helper

In this work, we present a unified analytical surface potential model, valid for both PD and FD SOI MOSFETs. Our model is based on a simplified one dimensional and purely analytical approach, and builds upon an existing model, proposed by Yu et al. [4], which is one of the most recent compact analyt...

주제어

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

제안 방법

  • The model is improved further by incorporating the effect of increasing inversion charge concentration in the strong inversion region as the gate voltage is increased, in the determination of the surface potentials for an FD SOI film. This is an entirely new contribution to the one-dimensional analytical modeling of the surface potentials for SOI MOSFETs and yields reasonably good results for low values of gate voltages, as confirmed by MEDICI simulations.
  • 2. The variation of potential in the FD-subthreshold region along the x-axis of an SOI MOSFET, simulated in MEDICI, with VG = 1 V and Vsub = 4 V (note that due to the gate and substrate contact drops, the actual gate and substrate voltages are not exactly same as the applied biases). Device parameters are: Nch = 1017 cm-3, Nsub = 1018 cm-3, tsi = 80 nm, tfox = 20 nm, and tbox = 400 nm.
  • [4] in order to highlight its basic features. Then we investigate its solutions as provided in [4] under different operating modes of SOI MOSFETs, so as to evaluate their predictions. This is followed by adjustments to the model wherever it fails to capture the true device characteristics, as reported in the literature.
본문요약 정보가 도움이 되었나요?

참고문헌 (11)

  1. Y. Choi, D. Ha, T. King, and C. Hu, "Nanoscale ultrathin body PMOSFETs with raised selective Germanium source/drain", IEEE Electron Device Letters, Vol.22, No.9, pp.447-448, Sep., 2001. 

  2. J.P. Colinge, "Subthreshold slope of thin-film SOI MOSFETs", IEEE Electron Device Letters, Vol.7, No.4, pp.244-246, Apr., 1986. 

  3. H. Lim and J.G. Fossum, "Threshold voltage of thin-film Silicon-on-Insulator (SOI) MOSFETs", IEEE Transactions on Electron Devices, Vol.30, No.10, pp.1244-1251, Oct., 1983. 

  4. Y.S. Yu, S.H. Kim, S.W. Hwang, and D. Ahn, "All analytic surface potential model for SOI MOSFETs", IEE Proceedings - Circuits, Devices and Systems, Vol.152, No.2, pp.183-188, Apr., 2005. 

  5. J.W. Sleight and R. Rios, "A continuous compact MOSFET model for fully and partially-depleted SOI devices", IEEE Transactions on Electron Devices, Vol.45, No.4, pp.821-825, Apr., 1998. 

  6. S. Bolouki, M. Maddah, A. Afzali-Kusha, and M.E. Nokali, "A unified I-V model for PD/FD SOI MOSFETs with a compact model for floating body effects", Solid-State Electronics, Vol.47, No.11, pp.1909-1915, Nov., 2003. 

  7. J.P. Colinge, "Transconductance of SOI MOSFETs", IEEE Electron Device Letters, Vol.6, No.11, pp.573-574, Nov., 1985. 

  8. M. Lundstrom, "SOI Electrostatics: Lecture 25", Purdue University, West Lafayette 2008. 

  9. P. Agarwal, G. Saraswat, and M.J. Kumar, "Compact Surface Potential Model for FD SOI MOSFET Considering Substrate Depletion Region", IEEE Transactions on Electron Devices, Vol.55, No.3, pp.789-795, Mar., 2008. 

  10. R.V. Langevelde and F.M. Klaassen, "An explicit surface-potential-based MOSFET model for circuit simulation", Solid-State Electronics, Vol.44, No.3, pp.409-418, Dec., 2000. 

  11. Y.P. Tsividis, "Operation and Modeling of the MOS Transistor", 2nd edition, Oxford University Press, 2008. 

저자의 다른 논문 :

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로