선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 본 논문에서는 Mo 게이트 전극과 high-K 물질인 ZrQa를 게 이트 절연막으로 사용한 MOS 커패시터를 제작하여 일함수 값을 측정하였고, 열적 안정성을 검증하기 위하여 여러 온도에서 열처리를 수행한 후, MOS 커패시터의 열적/화학적 안정성을 검증하였다.
제안 방법
- n-type Si 기판위에 게이트 절연막으로 ZrG를 PVD로 증착 하고 Mo 금속 게이트를 증착한 후, MOS 커패시터를 제작하여 전기적인 특성을 측정하고 분석하였다. 600 °C RTA 이후, 측정된 일함수는 5.
- 99 % Mo 타깃(target) 을 이용하여 3x10, torr의 기본압력(base pressure) 과 Ar 분위기 하에서 500 A의 두께로 스퍼터링 (sputtering)하였으며 패턴은 lift-off 방법을 이용하여 면적이 10, cm?인 MOS 커패시터를 제작하였다. 그 후에 Mo 전극의 산화를 방지하기 위하여 Ru을 산화 방지막(capping layer)으로 스퍼터링 하였다.
- 열처리를 수행하기 전의 시편에는 어느 정도의 스퍼터에 따른 손상이 남아있기 때문에 정확한 일함수라 볼 수는 없다. 따라서 600 °C 열처리를 통해 sputter damage를 제거한 후, 온도를 올려가면서 일함수 변화와 축적 상태에서의 정전 용량(Cacc) 값의 변화를 살펴 보았다. 그림 1에서 볼 수 있듯이 800 °C까지의 열처리에도 평탄전압과 정전 용량 값이 거의 일치하는 것을 볼 수 있다.
- 48 eV로 측정되었으며, 이를 토대로 그림 6과 같은 에너지 밴드 다이어그램을 완성할 수 있었다. 또한 추출한 에너지 장벽 값은 C-V 측정을 통해 얻은 일함수 값을 뒷받침하였다.
- 제작하였다. 먼저 n형 (100) 실리콘 기판을 준비하여 RCA 세척공정을 수행한 후, 喝血00을 이용한 MOCVD (metalorganic chemical vapor deposition) 증착 방법을 사용하여 ZrO2 (EOT=3.0 nm)를 증착하였다. 게이트 ZrO2 위에 순도 99.
- 소자의 전기적인 특성을 측정하기 위하여 비교적 공정이 간단한 MOS 커패시터를 제작하였다. 먼저 n형 (100) 실리콘 기판을 준비하여 RCA 세척공정을 수행한 후, 喝血00을 이용한 MOCVD (metalorganic chemical vapor deposition) 증착 방법을 사용하여 ZrO2 (EOT=3.
- 열적 안정성을 분석하기 위하여 Ar 분위기에서 600 °C, 700 °C, 800 °C의 온도로 10초간 RTA(rapid thermal annealing)를 수행하였다.
- 1 eV로 PMOS에 적합한 값을 나타내었다. 열적/화학적인 안정성을 검증하기 위하여 여러 온도에서 급속 열처리를 수행한 후, 등가 산화막 두께와 일함수의 변화 여부를 살펴보았다. 그 결과 800 °C까지의 비교적 고온에서도 등가 산화막 두께와 일함수는 거의 변화를 보이지 않았다.
- 사용하였다. 측정된 C-V 곡선으로부터 NCSU C-V program을 사용하여 평탄전압과 등가 산화막' 두께(EOT : equivalent oxide thickness)를 구하였으며, 이 값을 이용하여 게이드 전극의 일함수 값을 추출하였다⑻.
대상 데이터
- 게이트 ZrO2 위에 순도 99.99 % Mo 타깃(target) 을 이용하여 3x10, torr의 기본압력(base pressure) 과 Ar 분위기 하에서 500 A의 두께로 스퍼터링 (sputtering)하였으며 패턴은 lift-off 방법을 이용하여 면적이 10, cm?인 MOS 커패시터를 제작하였다. 그 후에 Mo 전극의 산화를 방지하기 위하여 Ru을 산화 방지막(capping layer)으로 스퍼터링 하였다.
- 제작된 MOS 커패시터의 C-V 특성을 측정하기 위하여 HP4280 LCR meterd MHz)를 사용하였다. 측정된 C-V 곡선으로부터 NCSU C-V program을 사용하여 평탄전압과 등가 산화막' 두께(EOT : equivalent oxide thickness)를 구하였으며, 이 값을 이용하여 게이드 전극의 일함수 값을 추출하였다⑻.
이론/모형
- C-V 곡선으로부터 평탄전압과 등가 산화막 두께를 NCSU-CV program을 이용하여 얻은 후에 다음 식에 대입하여 일함수를 추출할 수 있었다.
성능/효과
- 반면 동일한 EOT를 가지면서 물리적인 두께가 훨씬 큰 ZrG의 경우는 높은 전계를 잘 버텨 내었으며, 그림 5와 같은 F-N 특성을 나타낼 수 있었다. F-N 분석을 통해 금속과 절연막 사이의 장벽 높이는 2.48 eV로 측정되었으며, 이를 토대로 그림 6과 같은 에너지 밴드 다이어그램을 완성할 수 있었다. 또한 추출한 에너지 장벽 값은 C-V 측정을 통해 얻은 일함수 값을 뒷받침하였다.
- 열적/화학적인 안정성을 검증하기 위하여 여러 온도에서 급속 열처리를 수행한 후, 등가 산화막 두께와 일함수의 변화 여부를 살펴보았다. 그 결과 800 °C까지의 비교적 고온에서도 등가 산화막 두께와 일함수는 거의 변화를 보이지 않았다. 또한 800 °C까지의 열처리 이후에도 비교적 낮은 누설전류 값을 유지하여 전기적으로 우수한 물질임을 알 수 있었다.
- 0 eV 정도의 일함 수를 각각 가지고 있어야 한다. 둘째, 금속 증착 공정은 기존의 공정 및 다른 공정과의 적합성을 가지고 있어야 한다. 마지막으로 금속은 게이트 절연막과의 열적/화학적 안정성을 가지고 있어야 한다.
- 일반적으로 누설전류의 증가는 스퍼터링에 의한 박막의 손상과 열처리에 의한 게이트 절연막의 감소에 의해 가장 많이 영향을 받는다. 따라서 위 실험 결과를 통해 볼때, ZrO2 절연막은 스퍼터링에 의한 영향을 크게 받지 않았으며 열처리에 의한 절연막의 손실이 일어나지 않았음을 알 수 있었다. 즉, 800 °C 까지의 열처리 이후에도 전기적으로 우수한 특성을 유지하였다.
- 그 결과 800 °C까지의 비교적 고온에서도 등가 산화막 두께와 일함수는 거의 변화를 보이지 않았다. 또한 800 °C까지의 열처리 이후에도 비교적 낮은 누설전류 값을 유지하여 전기적으로 우수한 물질임을 알 수 있었다. 마지막으로 금속막의 비저항을 살펴본 결과, 28.
- 1 eV를 유지하여 PMOS에 적합함을 알 수 있었다. 또한 등가 산화막 두께 역시 큰 변화를 보이지 않아 800 °C까지의 고온 열처리에도 안정함을 알 수 있었다.
- 또한 800 °C까지의 열처리 이후에도 비교적 낮은 누설전류 값을 유지하여 전기적으로 우수한 물질임을 알 수 있었다. 마지막으로 금속막의 비저항을 살펴본 결과, 28.7 에서 41.2 uQ cm로 폴리실리콘에 비해 매우 낮은 값을 나타내었다. 결과적으로 Mo을 high-K 물질인 ZrO2와 함께 사용할 경우, 전기적으로 우수한 특성을 나타내어 차세대급 반도체 소자의 성능향상을 기대할 수 있을 것이다.
- 같은 조건을 만족하여야 한다. 첫째, 금속은 적합한 일함수(workfunction)를 가지고 있어야 한다. 즉, S 폴리실리콘과 n* 폴리실리콘을 대체하면서 동일한 특성을 유지하기 위해서 금속은 PMOS 와 NMOS에서 각각 5.
후속연구
- 2 uQ cm로 폴리실리콘에 비해 매우 낮은 값을 나타내었다. 결과적으로 Mo을 high-K 물질인 ZrO2와 함께 사용할 경우, 전기적으로 우수한 특성을 나타내어 차세대급 반도체 소자의 성능향상을 기대할 수 있을 것이다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.