$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

고장 모델 기반 메모리 BIST 회로 생성 시스템 설계
Memory BIST Circuit Generator System Design Based on Fault Model 원문보기

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.42 no.2 = no.332, 2005년, pp.49 - 56  

이정민 (숭실대학교 컴퓨터학과) ,  심은성 (숭실대학교 컴퓨터학과) ,  장훈 (숭실대학교 컴퓨터학과)

초록
AI-Helper 아이콘AI-Helper

본 논문에서는 사용자로부터 테스트하고자 하는 고장 모델을 입력받아 적절한 much 테스트 알고리즘을 만들고 BIST 회로를 생성해 주는 Memory BIST Circuit Creation System(MBCCS) 을 제안하고 있다. 기존의 툴들은 널리 사용되고 있는 알고리즘에 국한되어 메모리의 사양이 변할 경우 거기에 맞는 BIST 회로를 다시 생성해주는 번거로움이 있었다. 하지만 본 논문에서 제안한 툴에서는 다양해진 메모리 구조에 적합한 메모리 BIST 회로를 사용자 요구에 맞는 알고리즘을 적용해서 자동적으로 생성하게 하였고, 임의적으로 선택된 고장 모델에 대한 알고리즘을 제안된 규칙에 따라 최적화함으로 해서 효율성을 높였다. 또한 다양한 크기의 폭을 갖는 주소와 데이터를 지원하며 IEEE 1149.1 회로와의 인터페이스도 고려하였다.

Abstract ▼ AI-Helper 아이콘AI-Helper

In this paper, we propose a memory BIST Circuit Creation System which creates BIST circuit based on user defined fault model and generates the optimized march test algorithm. Traditional tools have some limit that regenerates BIST circuit after changing the memory type or test algorithm. However, th...

주제어

#BIST   #Memory BIST   #Embedded Memory   #SRAM   #Test  

참고문헌 (9)

  1. M. Abramovici, M. A. Breuer and A. D. Friedman, Digital system testing and testable design, 'Computer Science Press' 1990 

  2. Test Technology Standards Committee, IEEE Standard Test Access Port and Boundary Scan Architecture, 'IEEE Computer Society Press', 1990 

  3. IEEE Stndard 1149.1-1990, 'IEEE Standards Test Access Port and boundary-scan Architecture,' IEEE Standards Board, New York, 1990 

  4. Test Technology Standards Committee, 'IEEE Standard Test Access Port and Boundary-Scan Architecture,' IEEE Computer Society Press, 1993 

  5. Parulkar, I., Ziaja, T., Pendurkar, R., D'Souza, A. and Majumdar, A., 'A scalable, low cost design-for-test architecture for UltraSPARC/spl trade/chip multi-processors,' International Test Conference,. Vol. 7, no. 10, pp. 726-735, Oct 2002 

    crossref

  6. Braden, J., Lin, Q. and Smith, B., 'Use of BIST in Sun FireTM servers,' International Test Conference,. pp. 1017-1022, 2001 

  7. R. Raina, R. Bailey, D. Belete, V. Khosa, R. Molyneaux, J. Prado, A. Razdan, 'DFT Advances in Motorola's Next-Generation 74xx PowerPC TM Microprocessor,' In Proc. IEEE International Test Conference,. pp. 131-140, 2000 

    crossref

  8. Daehan Youn, Ohyoung Song and Hoon Chang, Design-for-testability of the FLOVA,' In Proceedings of the Second IEEE Asia Pacific Conference, pp. 28-30, 2000 

    crossref

  9. Appello, D., Fudoli, A., Tancorre, V., Corno, F., Rebaudengo, M. and Sonza Reorda, M., 'A BIST-based solution for the diagnosis of embedded memories adopting image processing techniques,' In Proc. International On-Line Testing Workshop, Vol. 8, no. 10, 2002pp. 206-210, July 2002 

    crossref

저자의 다른 논문 :

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로