선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 각각 제작된 시료들에 대해 4–point probe 측정법으로 시료의 저항을 측정하여 전기전도도를 계산하였다. 증착 기판과 구조 그리고 적정 온도에서의 열처리를 통하여 Au 박막의 가장 효율적인 전기전도성을 갖는 조건을 연구하였다.
제안 방법
- 472 Å/sec의 증착률로 Si(111) 또는 Si(100) 기판위에 Au를 30 nm 또는 Ta/Au를 각각 5 nm/30 nm의 구조로 증착하였다. Au bulk의 평균자유거리가 약 30 nm 된다는 사실을 기반으로 제작하는 Au 박막 두께 또한 30 nm로 제한하였으며[1-2], 박막 증착 후 secondary grain growth가 포화 상태에 이르는 약 5시간 후에 열처리 작업을 실시하였다 [3-5]. N.
- 각각 제작된 시료들에 대해 4–point probe 측정법으로 시료의 저항을 측정하여 전기전도도를 계산하였다.
- 본 연구에서는 박막의 결정립의 크기와 전도도의 관계를 연구하기 위해서 magnetron sputtering system을 사용하여 Si(111) 또는 Si(100) 기판위에 Au을 30 nm 또는 Ta/Au를 5 nm/30 nm의 두께로 각각 증착하였다. 증착된 시료는 일정 시간을 여러 온도에 대해서 열처리 (annealing)를 하였다.
- 시료를 증착하기 위해 초고진공 dc 마그네트론 스퍼터링 시스템을 이용하여 초기진공 약 2.0 ~ 4.0×10-9 Torr에서 Au 박막을 증착하였다.
- 열처리된 시료의 결정립 크기의 변화를 알아보기 위해 XRD (x–ray diffraction) 장비의 rocking–curve 측정법으로 Au 박막의 결정립 크기를 측정하였으며 AFM (atomic force microscopy) 장비를 이용하여 시료의 표면거칠기를 확인하였다.
- 그림 6은 4–point probe 방법으로 측정한 각 시료들의 열처리 온도에 대한 전기 저항값을 나타낸 것이다. 저항측정은 정사각형 모양의 시료의 대칭성을 갖는 네 지점 중 인접한 2지점에 전류를 흘려주고 나머지 2지점의 전압을 측정하는 방법으로 저항을 구하였다. 그림 b)는 a)의 등색 타원 부분을 확대한 것으로 Si/Au 구조는 약 300℃ 부근에서,Si/Ta/Au 구조는 약 200℃ 부근에서 가장 낮은 저항값을 나타내었다.
- 본 연구에서는 박막의 결정립의 크기와 전도도의 관계를 연구하기 위해서 magnetron sputtering system을 사용하여 Si(111) 또는 Si(100) 기판위에 Au을 30 nm 또는 Ta/Au를 5 nm/30 nm의 두께로 각각 증착하였다. 증착된 시료는 일정 시간을 여러 온도에 대해서 열처리 (annealing)를 하였다. 열처리된 시료의 결정립 크기의 변화를 알아보기 위해 XRD (x–ray diffraction) 장비의 rocking–curve 측정법으로 Au 박막의 결정립 크기를 측정하였으며 AFM (atomic force microscopy) 장비를 이용하여 시료의 표면거칠기를 확인하였다.
- Au bulk의 평균자유거리를 고려하여 증착된 Au박막 두께를 30 nm로 제한하였기 때문에 표면에서의 전자의 산란 또한 박막 전도도에 영향을 미친다 [10]. 표면의 거칠기가 작을수록 전기전도성은 향상되므로 본 연구에서는 AFM을 이용하여 Au 박막의 표면을 관찰하였다. 그림 4는 Si(100)/Ta/Au 시료에 열처리 온도를 100℃에서 500℃까지 각각 변화주면서 표면 거칠기를 관찰한 것이며 (a)~(e)의 그림은 각 열처리 온도에 따른 AFM의 이미지를 나타낸 것이다.
대상 데이터
- 0 Å/sec가 되도록 하였다. Au와 Ta은 각각 0.828 Å/sec와 0.472 Å/sec의 증착률로 Si(111) 또는 Si(100) 기판위에 Au를 30 nm 또는 Ta/Au를 각각 5 nm/30 nm의 구조로 증착하였다. Au bulk의 평균자유거리가 약 30 nm 된다는 사실을 기반으로 제작하는 Au 박막 두께 또한 30 nm로 제한하였으며[1-2], 박막 증착 후 secondary grain growth가 포화 상태에 이르는 약 5시간 후에 열처리 작업을 실시하였다 [3-5].
- 0×10-9 Torr에서 Au 박막을 증착하였다. 스퍼터링 가스로는 고순도(99%) 의 Ar 가스를 사용하였으며 가스유량 15 sccm, 증착압력 1 mTorr 그리고 증착 파워 10W 등의 증착 조건을 조절하여 박막의 증착속도가 0.5~1.0 Å/sec가 되도록 하였다. Au와 Ta은 각각 0.
이론/모형
- 그리고 시료의 전기 전도도를 연구하기 위하여 4–point probe 측정법으로 시료의 저항을 측정하였다.
- 시료의 결정립 크기는XRD의 rocking–curve 측정법으로 조사하였으며 AFM 장비를 이용하여 표면 거칠기를 확인하였다.
성능/효과
- 하지만 높은 열처리 온도는 표면을 거칠게 만들었으며 역시 약 300℃ 이상부터는 급격히 거칠어졌다. 그러나 Si/Au 구조보다 Ta이 buffer layer로 있는 구조에서 전체적으로 표면 거칠기가 완화되었으며 Si(111)기판보다 Si(100)기판에서 더 효율적이었다. 이는 전체 표면에너지가 더 감소되기 때문으로 해석된다.
- 따라서 약 200℃ 근처에서의 열처리 작업은 결정립 크기의 증가와 함께 소소한 표면 거칠기를 나타내어 전기전도도를 향상시키지만 300℃가 넘는 열처리 온도에 대해서는 결정립 크기가 증가함에도 불구하고 표면 거칠기가 급격히 거칠어지는 요인으로 오히려 전기전도도가 악화되었다. 그러나 Si/Au구조에 Ta이 buffer layer로 삽입되는 경우 열처리 온도에 따른 Au박막의 전기저항은 전체적으로 향상됨을 볼 수 있었으며 Au박막에서는 결정립 크기보다 표면거칠기가 전기저항에 더 영향을 미치는 것으로 해석할 수 있었다. 다양한 조건에서 제작된 박막의 특성에서 Si/Au구조에서보다 Si/Ta/Au구조에서의 박막이, Si(111)기판에서보다 Si(100) 기판에서의 증착이 더 향상된 전기전도도를 가질 것으로 예측해 본다.
- 이는 전체 표면에너지가 더 감소되기 때문으로 해석된다. 따라서 약 200℃ 근처에서의 열처리 작업은 결정립 크기의 증가와 함께 소소한 표면 거칠기를 나타내어 전기전도도를 향상시키지만 300℃가 넘는 열처리 온도에 대해서는 결정립 크기가 증가함에도 불구하고 표면 거칠기가 급격히 거칠어지는 요인으로 오히려 전기전도도가 악화되었다. 그러나 Si/Au구조에 Ta이 buffer layer로 삽입되는 경우 열처리 온도에 따른 Au박막의 전기저항은 전체적으로 향상됨을 볼 수 있었으며 Au박막에서는 결정립 크기보다 표면거칠기가 전기저항에 더 영향을 미치는 것으로 해석할 수 있었다.
- 열처리 온도에 따라 Au박막의 결정립 크기가 점점 증가하는 변화를 관찰하였으며 특히 약 300℃ 이상의 온도에서부터는 결정립들의 활발한 성장으로 그 크기가 현저히 증가하였다. 그리고 Si/Au구조에 buffer layer인 Ta의 삽입은 전체 표면에너지를 감소시켜 결정립 크기를 전반적으로 향상시켰다.
- 그림 5은 Si/Au 또는 Si/Ta/Au 구조에서 각열처리 온도에 따른 표면 거칠기를 나타낸 것이다. 전반적으로 열처리 온도가 높아질수록 표면 거칠기도 거칠어졌으며 모든 시료들이 약 300℃ 를 기점으로 그 이상부터는 표면 거칠기가 급격히 증가하였다. 그리고 Ta이 buffer layer로 삽입된 구조에서 표면 거칠기가 감소되었다.
- Si/Ta/Au 구조에서의 경우 정확한 Au 박막 전도도를 얻기 위해서는 제작된 Ta 박막의 전도도에 대한 정보가 있어야 하므로 정확한 값을 얻지 못하였다. 하지만 Si/Au의 구조보다 Si/Ta/Au구조에서 결정립 크기의 증가와 표면 거칠기가 완화된다는 지금까지의 실험 결과를 보아 Si/Au구조보다는 Ta이 삽입된 구조에서 더 나은 전기전도도를 가질 것으로 예상된다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.