$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

SOI형 대칭 DG MOSFET의 문턱전압 도출에 대한 간편한 해석적 모델
A simple analytical model for deriving the threshold voltage of a SOI type symmetric DG-MOSFET 원문보기

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.44 no.7 = no.361, 2007년, pp.16 - 23  

이정호 (홍익대학교 전자전기공학부) ,  서정하 (홍익대학교 전자전기공학부)

초록
AI-Helper 아이콘AI-Helper

본 논문에서는 완전 공핍된 SOI형 대칭 이중게이트 MOSFET문턱 전압에 대한 간단한 해석적 모델을 제시하고자 실리콘 몸체 내의 전위 분포를 근사적으로 채널에 수직한 방향의 좌표에 대해 4차 다항식으로 가정하였다. 이로써 2차원 포아송 방정식을 풀어 표면 전위의 표현식을 도출하고, 이 결과로부터 드레인 전압 변화에 의한 문턱 전압의 roll-off를 비교적 정확하게 기술할 수 있는 문턱 전압의 표현식을 closed-form의 간단한 표현식으로 도출하였다. 도출된 표현식으로 모의 실험을 수행한 결과 $0.01\;[{\mu}m]$의 실리콘 채널 길이 범위까지 채널 길이에 지수적으로 감소하는 것을 보이는 비교적 정확한 결과를 얻을 수 있음을 확인하였다.

Abstract AI-Helper 아이콘AI-Helper

For a fully depleted SOI type symmetric double gate MOSFET, a simple expression for the threshold voltage has been derived in a closed-form To solve analytically the 2D Poisson's equation in a silicon body, the two-dimensional potential distribution is assumed approximately as a polynomial of fourth...

주제어

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 본 논문에서는 완전 공핍된 SOI 형 대칭 DG MOSFET의 문턱전압이 간편한 closed-form으로 도출되는 새로운 해석적 모델을 제안하였다. 새로운 문턱 전압 모델의 해석적 모델은 2차원 포아송 방정식 풀이를 위해 실리콘 몸체 내의 전위 분포를 채널에 수직한방향 ⑦에 대해 4차 다항식으로 제안하여 전위 분포 표현 식을 도출하고, 이를 이용하여 표면 전위 也 $3)의표현식을 도출하였다.
  • 본 논문에서는 채널 두께가 수백 « 이하로 얇은 SOI형 대칭 DG MOSFET의 채널 내의 전위 분포를 채널에 수직한 방향의 좌표 z에 대해 4차 다항식으로 표현 가능하다고 가정하여 2차원 포아송 방정식을 풀어보다 정확한 표면 전위의 표현식을 도출하고 이 결과를 이용하여 closed-form의 간편한 문턱 전압의 표현 식을 도출하는 새로운 해석적 모델을 제안하였다.

가설 설정

  • closed-form 의 문턱 전압이 도출되는 해석적 모델로서는 채널 내의 전위 분포를 채널 수직 방향의 좌표 z에 대해 2차다 항 식으로 표현 가능하다고 가정하여 2차원 포아송방정식을 풀이하는 방법이 제안되었다.그러나 채널 내의 전위 분포를 채널에 수직한 방향의 좌표 a; 에대해 2차식으로 단순하게 표현할 수 있다고 가정함으로서 물리적 해석에 불분명한 점을 야기 시키며B2T31 특히 서브마이크론 이하의 단 채널 소자에서는 모델의 정확성이 떨어지게 된다.
  • oxide의 유전율이다. 식(3)은 판전하 모델을 적용한 결과로 채널 내의 전자들이 Si/SiCh 경계면에 03) 의판전하 밀도로 존재한다고 가정하였다. 게이트 전압 VG 가 문턱 전압 μ?직전까지는 0(g) =。이므로 식(3) 은 다음과 같이 근사화 될 수 있다.
본문요약 정보가 도움이 되었나요?

참고문헌 (15)

  1. S. P. Sinha, A. Zaleski, D. E. Ioannou, 'Investigation of carrier generation in fully depleted enhancement and accumulation model SOI MOSFET's,' IEEE Trans. Electron Devices, vol. 42, no. 12, pp. 2413 - 2416, Dec. 1994 

  2. Ni. Pei, Weiping A. V. Kammula, B. A. Minch, E. C. Kan, 'A physical compact model of DG MOSFET for mixed-signal circuit applicationspart I : model description,' IEEE Trans. Electron Devices, vol. 51, no. 12, pp. 2135 - 2143, Dec. 2004 

  3. Weimin Zhang, Fossum, J. G, Mathew, L, Yang Du, 'Physical insights regarding design and performance of independent-gate FinFETs,' IEEE Trans. Electron Devices, vol. 52, no. 10, pp. 2198 - 2206, Oct. 2005 

  4. K. K. Young, 'Short-channel effect in fully depleted SOI MOSFETs,' IEEE Trans. Electron Devices, vol. 36, no. 2, pp. 399 - 402, Feb. 1989 

  5. Y. Omura, 'A simple model for short-channel effects of a buried-channel MOSFET on the buried insulator,' IEEE Trans. Electron Devices, vol. 29, no. 11, pp. 1749?1755, Nov. 1982 

  6. A. Dasgupta, S. K. Lahiri, 'A two-dimensional analytical model of threshold voltages of short-channel MOSFETs with Gaussian-doped channels,' IEEE Trans. Electron Devices, vol. 35, no. 3, pp. 390?392, Mar. 1988 

  7. Yu Tian, Ru Huang, Xing Zhang, Yangyuan Wang, 'A novel nanoscaled device concept: quasi-SOI MOSFET to eliminate the potential weaknesses of UTB SOI MOSFET,' IEEE Trans. Electron Devices, vol. 52, no. 4, pp. 561-568, Apr. 2005 

  8. T. J. Cunningham, R. C. Gee, E. R. Fossum, S. M. Baier, 'Deep cryogenic noise and electrical characterization of the complementary heterojunction field-effect transistor (CHFET),' IEEE Trans. Electron Device Letters, vol. 41, no. 6, pp. 888?894, Nov. 1994 

  9. K. W. Terrill, C. U. Hu, P. K. Ko, 'An Analytical Model for the Channel Electric Field in MOSFET's with Graded-Drain Structures,' IEEE Trans. Electron Device Letters, vol. 5, no. 11, pp. 440?442, Nov. 1984 

  10. Ge. Lixin, J. G. Fossum, 'Analytical modeling of quantization and volume inversion in thin Si-film DG MOSFETs,' IEEE Trans. Electron Devices, vol. 49, no. 2, pp. 287 - 294, Feb. 2002 

  11. K. N. Ratnakumer, J. D. Meindle, 'Short-channel MOST threshold Voltage Model,' IEEE J. of Solid-state Circuits, vol. SC-17, pp. 937-947, Oct. 1982 

  12. A. Ortiz-Conde, F. J. Garcia-Sanchez, S. Malobabic, 'Analytic solution of the channel potential in undoped symmetric dual-gate MOSFETs,' IEEE Trans. Electron Devices, vol. 52, no. 7, pp. 1669 - 1672, Jul. 2005 

  13. A. Svizhenko, M. P. Anantram, T. R. Govindan, B. Biegel, 'Two-Dimensional Quantum Mechanical Modeling of Nanotransistors,' J. Appl. Phys., vol. 91, no. 4, pp. 2343 - 2354, Nov. 2002 

  14. K. Suzuki, Y. Tosaka, T. Sugii, 'Analytical Threshold Voltage Model for Short Channel Double-Gate SO1 MOSFET's,' IEEE Trans. Electron Devices, vol. 43, no. 7, pp. 1166 - 1168, Jul. 1996 

  15. S. Satoh, H. Oka, N. Noriaki, 'Bipolar circuit simulation system using two-dimensional simulator,' Fujitsu Sci. Tech. J., vol. 24, pp. 456 -463, 1988 

저자의 다른 논문 :

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로