최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기전기학회논문지 = The Transactions of the Korean Institute of Electrical Engineers, v.56 no.11, 2007년, pp.2017 - 2022
정기상 (전북대학 전자정보공학부) , 김용은 (전북대학 전자정보공학부) , 조성익 (전북대학 전자정보공학부)
In a memory, most power is dissipated in line of high capacitance such as decoder lines, word lines, and bit * lines. The decoder size as well as the parastic capacitances of the bit-line are going to reduce, if ROM core size reduces. This paper proposes to reduce a mathod of power dissipation for r...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
M. Hiraki, 'Data-dependent logic swing internal bus architecture for ultra low-power LSls,' in Proc. IEEE J. Solid-State Circuits Conf., 1995, pp. 397-402
E. Bertagnolli, F. Hofmann, J.Willer, R. Mary, F. Lau, P. W. von Basse, M. Bollu, R. Thewes, U. Kollmer, U. Zimmermann, M. Hain, W. H. Krautschneider, A. Rusch, B. Hasler, A. Kohlhase, and H. Klose, 'ROS: An extremely high mask ROM technology based on vertical transistorcells,' in VLSI Technology Dig. Tech Papers Symp., 1996, pp. 58-59
R. Kanan, A. Guyot, B. Hochet, and M. Delclercq, 'A divided decodermatrix (DDM) structure and its application to a 8 Kb GaAs MESFET ROM,' In Proc. IEEE Int. Circuits Systems Symp., vol. 3, June 1997, pp. 1888-1891
Y. Naruke, T. Iwase, M. Takizawa,K. Saito, M. Asano, H. Nishmura, and T. Mochizuki, 'A 16 Mb mask ROM with programmable redundancy,' in IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers, Feb. 1989, pp. 128-129
B.-D. Yang and L.-S. Kim, 'A low power charge recycling ROM architecture,'IEEE Trans. Very Large Scale Integr. (VLSI) Syst., vol. 11, no. 8, pp. 590-600, Aug. 2003
※ AI-Helper는 부적절한 답변을 할 수 있습니다.