선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 본론에서는 최근 발표된 데이터 전송율 향상을 위한 기술과 저전력 설계 기술을 몇 가지 구현 사례를 통해 소개하도록 하겠다. 먼저 현재 범용 어플리케이션에서 지배적인 single-ended sign曲ing을 채택한 DDR/GDDR 메모리 시스 템과 differential signaling으로 구현한 메모리 시스템의 장단점에 대해 논흐'! 고ferential signaling 메모리 시스템의 현재 연구 현황과 가장 진보된 기술에 대해 보고하겠다.
- 본론에서는 최근 발표된 데이터 전송율 향상을 위한 기술과 저전력 설계 기술을 몇 가지 구현 사례를 통해 소개하도록 하겠다. 먼저 현재 범용 어플리케이션에서 지배적인 single-ended sign曲ing을 채택한 DDR/GDDR 메모리 시스 템과 differential signaling으로 구현한 메모리 시스템의 장단점에 대해 논흐'! 고ferential signaling 메모리 시스템의 현재 연구 현황과 가장 진보된 기술에 대해 보고하겠다. 그리고 마지막으로 인터페이스의 속도가 증가할수록 그 중요성이 더해지고 있는 in-situ on-chip testing에 대해서도 알아본다.
- 먼저 현재 범용 어플리케이션에서 지배적인 single-ended sign曲ing을 채택한 DDR/GDDR 메모리 시스 템과 differential signaling으로 구현한 메모리 시스템의 장단점에 대해 논흐'! 고ferential signaling 메모리 시스템의 현재 연구 현황과 가장 진보된 기술에 대해 보고하겠다. 그리고 마지막으로 인터페이스의 속도가 증가할수록 그 중요성이 더해지고 있는 in-situ on-chip testing에 대해서도 알아본다.
- 같은 6.25Gb/s의 데이터 속도를 갖는 tackplane^- transceiver 를 저전력 설계 방법을 이용하여 재설계하였을 때, transceiver 전체 전력 소모를 152mW에서 13.8mW로 크게 감소시키는 성과를 보고한다. 이 도표에서 보여주는 전력 절약 효과는 앞에서 언급하였듯이 고감도 수신부의 설계에서부터 비롯한다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.