최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기전기전자학회논문지 = Journal of IKEEE, v.12 no.1, 2008년, pp.1 - 7
김영운 (충북대학교 전기전자컴퓨터공학부) , 서해준 (충북대학교 전기전자컴퓨터공학부) , 조태원 (충북대학교 전기전자컴퓨터공학부)
With the recent development of portable system such as mobile communication and multimedia. Full adders are important components in applications such as digital signal processors and microprocessors. Thus It is important to improve the power dissipation and operating speed for designing a full adder...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
덧셈은 어떠한 역할을 하는가? | 덧셈은 기본적인 산술 연산으로서, 산술 연산 시스템 전체의 속도 및 전력소모에 결정적인 역할을 한다. 단일 비트 전가산기의 성능을 향상시키는 문제는 시스템 성능 향상의 기본적인 요소인 것이다. | |
CMOS 회로의 단점은? | 또한 근본적으로 낮은 공급 전압에서도 동작이 가능하며 레이아웃을 할 때 전송선의 연결이 용이하고 면적의 효율이 좋다. 그러나 직렬연결로 인해 출력단자의 신호가 약하기 때문에 버퍼가 필요하며 다른 구조에 비해 면적이 크다. CPL (Complementary Pass Transistor Logic)구조는 그림 1(b)와 같다. | |
전가산기 회로 설계 시 무엇이 중요한가? | 단일 비트 전가산기의 성능을 향상시키는 문제는 시스템 성능 향상의 기본적인 요소인 것이다. 즉 전가산기 회로 설계 시 전력소모를 줄이고 출력 전압의 감소를 최소화하는 것이 중요하며 작은 공급전압에 동작하고 속도를 향상시키는 것이 중요하다. 전가산기는 여러 가지 구조로 이루어져 있으며 그 구조에 따라 각각의 장단점을 가진다. |
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
출판사/학술단체 등이 한시적으로 특별한 프로모션 또는 일정기간 경과 후 접근을 허용하여, 출판사/학술단체 등의 사이트에서 이용 가능한 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.