최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기정보처리학회논문지. The KIPS transactions. Part A. Part A, v.15A no.2, 2008년, pp.69 - 74
This paper proposes a structure of low-power MOS current-mode logic circuit with sleep-transistor to reduce the leakage current. The sleep-transistor is used to high-threshold voltage transistor to minimize the leakage current. The
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
MOS 전류모드 논리회로는 CMOS의 어떤 단점을 해결하기 위해 제안된 것인가? | 일반적인 디지털 시스템에서 사용되는 CMOS 구조는 부하가 충·방전하는 동안에만 전력을 소모하므로 전력소모가 작다. 그러나 CMOS 구조의 전력소모는 동작 주파수가 증가함에 따라 부하의 충·방전 시간이 짧아지게 되고 전력소모는 동작 주파수가 증가함에 따라 선형적으로 증가하게 되 출력 신호 역시 기대하는 값을 얻을 수가 없다. 이러한 CMOS의 동작속도의 제한을 해결하기 위한 방법 중에 하나가 MOS 전류모드 논리회로 (MOS current-mode logic circuit)이다. | |
VLSI 기술은 어떤 요소를 고려해 설계하는가? | 오늘날 VLSI 기술은 칩 면적의 최소화, 동작속도, 전력소모, 등을 고려하여 설계한다. 휴대 단말기의 보급과 통신 기술의 발달은 고속의 데이터 전송을 위하여 동작속도의 개선이 필요하며, 배터리의 한정된 용량과 회로의 전력소모 영향으로 설계 기술은 제약을 받게 된다[1]. | |
CMOS 구조의 장점은? | 일반적인 디지털 시스템에서 사용되는 CMOS 구조는 부하가 충·방전하는 동안에만 전력을 소모하므로 전력소모가 작다. 그러나 CMOS 구조의 전력소모는 동작 주파수가 증가함에 따라 부하의 충·방전 시간이 짧아지게 되고 전력소모는 동작 주파수가 증가함에 따라 선형적으로 증가하게 되 출력 신호 역시 기대하는 값을 얻을 수가 없다. |
Neil H. E. Wests, David Harris. “CMOS VLSI DESIGN”. Addison-Wesley Publishing Company 2005
Hassan Hassan, Mohab Anis, and Mohamed Elmasry “MOS Current Mode Circuits: Analysis, Design, and Variability”, IEEE Trans. VLSI Systems, Vol.13, No.8, pp.885-898, August, 2005
Akira Tanabe, Masato Umetani, Ikuo Fujiwara, Takayuki Ogura, Kotaro Kataoka, Masao Okihara. “0.18- ${\mu}m$ CMOS 1-Gb/s Multiplexer/ Demultiplexer ICs Using Current Mode Logic with Tolerance to Threshold Voltage Fluctuation”, IEEE J. Solid-State Circuits, Vol.36, pp.988-996, June, 2001
M. Mizuno, M. Yamahsina, K. Furuta, H. Igura, H. Abiko, K. Okabe, A. Ono, H. Yamada, “A GHz MOS, Adaptive Pipeline Technique Using MOS Current-Mode Logic”, IEEE J. Solid-State Circuits, Vol.31, pp.784-791, June, 1996
Issam S. Abu-Khater, Abdellatif Bellaouar, M. I. Elmasry, “Circuit Techniques for CMOS Low-Power High-Performance Multipliers”, IEEE J. Solid-State Circuits, Vol.31, pp.1535-1546, No.10, October, 1996
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
출판사/학술단체 등이 한시적으로 특별한 프로모션 또는 일정기간 경과 후 접근을 허용하여, 출판사/학술단체 등의 사이트에서 이용 가능한 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.