[논문]Local Field Switching 방식의 MRAM 설계

이감영; 이승연; 이현주; 이승준; 신형순

[국내논문] Local Field Switching 방식의 MRAM 설계
Design of Local Field Switching MRAM 원문보기

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.45 no.8 = no.374, 2008년, pp.1 - 10

이감영 (이화여자대학교 전자공학과) , 이승연 (이화여자대학교 전자공학과) , 이현주 (이화여자대학교 전자공학과) , 이승준 (이화여자대학교 전자공학과) , 신형순 (이화여자대학교 전자공학과)

초록
AI-Helper

본 논문에서는 새로운 스위칭 방식인 LFS (Local Field Switching)을 이용하여 설계한 128비트 MRAM (Magnetoresistive Random Access Memo교)에 대해 기술하였다. LFS 방식은 MTJ (Magnetic Tunnel Junction)를 직접 통과해 흐르는 전류에 의해 형성되는 국소 자기장을 이용하여 MTJ의 극성을 변환시킨다. 이 방식은 MTJ와 전류의 거리가 가깝기 때문에 작은 전류로도 충분히 큰 자기장을 형성하므로 writing current가 적어도 된다. 또한 Digit Line이 없어도 되므로 half select disturbance가 발생하지 않아 기존 MTJ를 이용한 방식에 비해 셀 선택도가 우수하다. 설계한 MRAM은 IT(트랜지스터)-1MTJ의 메모리 셀 구조를 가지며 양방향 write driver와 mid-point reference cell block, current mode sense amplifier를 사용한다. 그리고 MTJ 공정 없이 회로 동작을 확인하기 위해 LFS-MTJ cell을 CMOS emulation cell로 대체하였다. 설계한 회로를 6 metal을 사용하는 $0.18{\mu}m$ CMOS 공정으로 구현하였고 제작된 chip을 custom board 상에서 테스트하여 동작을 확인하였다.

Abstract ▼ AI-Helper

In this paper, we describe a design of a 128bit MRAM based on a new switching architecture which is Local Field Switching(LFS). LFS uses a local magnetic field generated by the current flowing through an MTJ. This mode reduces the writing current since small current can induce large magnetic field because of close distance between MTJ and the current. It also improves the cell selectivity over using conventional MTJ architecture because it doesn't need a digit line for writing. The MRAM has 1-Transistor 1-Magnetic Tunnel Junction (IT-1MTJ) memory cell structure and uses a bidirectional write driver, a mid-point reference cell block and a current mode sense amplifier. CMOS emulation cell is adopted as an LFS-MTJ cell to verify the operation of the circuit without the MTJ process. The memory circuit is fabricated using a $0.18{\mu}m$ CMOS technology with six layers o) metal and tested on custom board.

Keyword

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

사항이다. (4) 따라서 half sela:t disturbance를 해결하기 위해 새로운 cell 구조들이 제안되고 있는데 본 논문에서는 Local Field Switching(LFS)-MTJ 구조를 이용하여 설계한 MRAM을 소개한다.
Memory의 storage element 인 MTJ를 제외한 core block 대부분과 peripheral blocke CMOS 공정으로 이뤄진다. 본 논문에서는 MTJ 공정의 어려움으로 인해 CMOS 공정만으로 전체 회로의 올바른 동작을 확인하기 위해 MTJ cell을 CMOS emulation cell로 대체하여 검증하였다.

가설 설정

Write 동작 시에는 DL이 enable 되고 위에서 살펴본 write dHver에서 결정된 wrdrv.H, wrdiv丄의 전압 레벨이 래치로 전달된다. 윗부분은 read 동작을 위한 것으로 래치에 저장된 data에 따라 BL이 Rh 또는 Rl에 연결되게 된다.

제안 방법

Command pine /CS, /RAS, /CAS, /W의 4개를 사용하였고 그림 11과 같이 이들의 조합을 통해 precharge, row active, read, write 로chip의 상태가 결정된다. 설계한 회로는 6개의 address pin을 사용하며 address multiplexing 방법으로 두 번의 시기에 나누어 row address와 column address 를 입력한다. 즉, row active 상태에서 들어오는 address는 8개의 row 중 하나를 선택하고 read나 write 상태에서 들어오는 address는 18개의 column 중 하나를 선택한다.
즉, row active 상태에서 들어오는 address는 8개의 row 중 하나를 선택하고 read나 write 상태에서 들어오는 address는 18개의 column 중 하나를 선택한다. 여기에서 data cell을 선택할 때 필요한 address 비트는 row 선택을 위해 3비트 column 선택을 위해 4비트이고reference cell 의 초기화를 위하여 2비트를 추가하였匸上 Power pine VSS와 VDD 외에 고속 동작을 위한 VPP와 read 동작을 할 때 MTJ 에 임계전압(0.4V)이상 걸리지 않도록 하기 위한 Vref를 사용하였다. Data pine input용(DIN)과 outp侦;용 (DQ)을 구분하여 사용하였다.
4V)이상 걸리지 않도록 하기 위한 Vref를 사용하였다. Data pine input용(DIN)과 outp侦;용 (DQ)을 구분하여 사용하였다.
설계한 회로를 1 poly와 6 metal을 이용하는 0」&如 CMOS 공정을 이용하여 구현하였다. 그림 15는 fullchip layout을 보여준다.
Test patfem을 이용하여 설계한 chip의 function test 를 수행하였다. Test patterne memory cell을 선택하는 address sequencg와 그 cell에 써넣는 data의 형태로 결정된다.
보여준다. Data generator (DG2020A_Tektronix)< 이용하여 inputpat如n을 형성하여 chip에 인가해주고 Logic analyzer Q671E_HP를 이용하여 결과 값을 확인하였다.
다음으로 Row 및 Column에 집중적으로 변화를 주는 Row bar, Column bar pattern으로 坨st하였다. 그림 21, 22은 test 결과를 보여준다.
그림 21, 22은 test 결과를 보여준다. 또한 근접한 nCTiory cell 사이의 disturbance 발생여부를 확인하기 위해 Checker board test를 수행하였다. 그림 23에 결과를 보였다.
본 논문에서는 LFS를 기반으로 하는 128bit MRAM array.를 설계하였고 이를 0.1&如 CMOS 공정으로 구현하였다. 구현된 칩은 custom boa〕건를 이용한 테스트를 통해 동작을 확인하였다.
1&如 CMOS 공정으로 구현하였다. 구현된 칩은 custom boa〕건를 이용한 테스트를 통해 동작을 확인하였다. 이러한 결과는 LFS 방식이 주변의 cell들에 대한 간섭 없이 고집적 MRAM array 개발에 적용될 수 있음을 보여준다.
먼저 특정 cell이 0 또는 1로 고착된 것을 검출하기 위해 전체 cell에 0을 write/read하는 te아와 1을 write/玲ad하는 坨st를 수행하였다. 그림 19, 20과 같이 모든 cell°fl 문제없이 0과 1이 write/read 된다.

대상 데이터

1. Features of the used MRAM cell.
설계한 chipe 100MHz로 동작하는 128bit synchronous MRAM이며 그 spece 표2와 같다. Word Line 이 8개, Bit Line 이 16개이며 별도로 16개의 reference c인]을포함하고 있다.
갖는다. 본 논문에서는 LFS를 기반으로 하는 128bit MRAM array.를 설계하였고 이를 0.

후속연구

구현된 칩은 custom boa〕건를 이용한 테스트를 통해 동작을 확인하였다. 이러한 결과는 LFS 방식이 주변의 cell들에 대한 간섭 없이 고집적 MRAM array 개발에 적용될 수 있음을 보여준다.

참고문헌 (7)

S. Tehrani, J. M. Slaughter, M. Deherrera et al., "Magnetoresistive Random Access Memory Using Magnetic Tunnel Junctions", Proc. IEEE, Vol. 91, No. 5, pp. 703-714, 2003

상세보기
김태완, 김기원, 황인준, "고집적 MRAM 개발을 위한 기술적 현안", 전자공학회지, 제32권, 제2호, 35-43쪽, 2005년 2월
Brad N. Engel, Nicholas D. Rizzo, Jason Janesky et al., "The Science and Technology of Magnetoresistive Tunneling Memory", IEEE Transactions on nanotechnology, Vol. 1, No. 1, p. 32, 2002

상세보기
Injun Hwang et al., "A New Switching Architecture for MRAM : Local Field Switching", Digests of 2005 INTERMAG Asia, pp. 845-846, 2005
S. Y. Lee et al., "A New Reference Cell for 1T-1MTJ MRAM", Journal of Semiconductor Technology and Science, Vol. 4, No. 2, pp. 110-116, 2004

원문보기 상세보기
유회준, "DRAM의 설계", 홍릉과학출판사, pp. 311-314, 1996
Goor, A. J. van de, "Testing semiconductor memories : theory and practice", J. Wiley & Sons, pp. 93-105, 1991. (775)

저자의 다른 논문 :

LOADING...

활용도 분석정보

상세보기

다운로드

내보내기

활용도 Top5 논문

해당 논문의 주제분야에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증