[논문]명령어 분석기를 이용한 고속 메모리 테스트를 위한 병렬 ALPG

윤현준; 양명훈; 김용준; 박영규; 박재석; 강성호

명령어 분석기를 이용한 고속 메모리 테스트를 위한 병렬 ALPG
An Effective Parallel ALPG for High Speed Memory Testing Using Instruction Analyzer 원문보기

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.45 no.9 = no.375, 2008년, pp.33 - 40

윤현준 (연세대학교 공과대학 전기전자공학과) , 양명훈 (연세대학교 공과대학 전기전자공학과) , 김용준 (연세대학교 공과대학 전기전자공학과) , 박영규 (연세대학교 공과대학 전기전자공학과) , 박재석 (연세대학교 공과대학 전기전자공학과) , 강성호 (연세대학교 공과대학 전기전자공학과)

초록
AI-Helper

메모리의 속도가 빠르게 향상됨에 따라, 고속 메모리를 테스트하기 위한 테스트 장비가 요구되고 있다. 특히 고속 메모리를 사용자가 원하는 명령어를 그대로 사용하여 효율적으로 테스트할 수 있도록 패턴을 만들어 내는 알고리즘 패턴 생성기(ALPG)가 필요하다. 본 논문에서는 고속 메모리 테스트를 위한 새로운 병렬 ALPG를 제안한다. 제안하는 ALPG는 명령어 분석기를 통해 사용자가 실행하고자 하는 명령어를 그대로 사용하여 고속 메모리 테스트를 위한 패턴을 생성할 수 있다.

Abstract ▼ AI-Helper

As the speed of memory is improved vey fast the advanced test equipments are needed to test the ultra-high speed memory devices efficiently. It is necessary to develop the Algorithmic Pattern Generator (ALPG) that tests fast memory devices effectively using the instructions that testers want to use. In this paper, we propose a new parallel ALPG for the ultra-high speed memory testing. The proposed ALPG can generate patterns for fast memory devices at high speed using manual instructions by the Instruction Analyzer.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 논문에서는 네 개의 PG를 병렬 연결하여 구성한 병렬 ALPG의 구조를 제안했다. Instruction Analyzer를 사용한 제안하는 병렬 ALPG는, 사용자가 원하는 명령어를 간단하게 작성하여 패턴을 생성할 수 있도록 하고, 명령어를 실행할 때 미리 명령어를 합성할 필요가 없다.
본 논문은 고속 메모리를 테스트하는 동시에, 사용자가 원하는 다양한 알고리즘을 사용할 수 있는 ALPG를 소개한다. 이 ALPG는 기존에 소개된 것과는 달리, 미리 명령어 리스트를 만들어 합성하지 않고, 사용자가 원하는 다양한 명령어를 그대로 사용할 수 있는 하드웨어 구조를 가지고 있다.
제안하는 병렬 ALPG를 사용하여 GALLOP 알고리즘을 실행했을 때의 예를 살펴보자. 먼저, 그림 6에서 GALLOP 알고리즘을 구현하는 명령어를 나타내었다.

가설 설정

제안하는 ALPG의 경우는 네 개의 PG를 사용함에도 불구하고, 하나의 PG를 사용할 때와 같은 수의 명령어를 Instruction Memory에 입력하여 사용자가 원하는 알고리즘을 쉽게 구현할 수 있다는 장점이 있다. 두 번째로 Instruction Memory의 크기를 줄일 수 있다는 것이다. 하나의 PG를 사용할 때와 같은 수의 명령어만 사용하면 되므로, 작은 크기의 Instruction Memory가 필요하다.
그러므로 메모리에 의한 하드웨어 오버헤드는 크지 않다. 세 번째로 Instruction Analyzer가 따로 존재하므로 PG 내부에 sequence controller가 필요 없다는 것이다. 그만큼 하나의 PG 당 하드웨어 오버헤드가 줄어들게 된다.

제안 방법

그러므로 제안하는 병렬 ALPG의 경우가 더 간단하고 짧은 명령어를 사용하여 사용자가 원하는 알고리즘을 쉽게 구현할 수 있다. [표 1]에서 제안하는 병렬 ALPG와 기존 ALPG에서 네 개의 알고리즘을 구현할 때 사용하는 명령어 줄 수를 비교해놓았다.
즉, 이 ALPG는 제안하는 병렬 ALPG에서 PG의 개수만 제외하면 구조가 같다. 각 ALPG의 속도를 확인하기 위해 FPGA는 Xita사의 Virtex-4 XC4VLX15-11 SF363'71을 사용하였으며, Synplify Pro®를 사용하여 합성하여 확인하였다. 그 결과, [표 2]와 같이 속도 향상이 있음을 알 수 있었다.
그리고 각 PG와 Instruction Memory에 의한 하드웨어 오버헤드가 줄어든다. 또한 네 개의 PG를 사용하여 한 개의 PG를 사용할 때보다 빠른 속도로 패턴을 생성할 수 있도록 하였다. 네 개의 PG를 병렬로 연결하되 Instruction Analyzer를 사용하지 않은 기존의 ALPG와 비교했을 때, 한 개의 PG를 사용했을 때보다 패턴 생성 속도를 향상시킬 수 있다는 면에서는 같지만, 사용자가 원하는 알고리즘을 위한 명령어를 보다 쉽고 간단하게 사용할 수 있다는 강점이 있다.
2와 같이 비교하였다. 세 경우 모두 같은 PG를 사용하여 비교함으로써, 제안하는 병렬 ALPG의 구조의 효과를 정확히 확인하도록 하였다. 이때, 두 개의 PG를 사용한 ALPG의 경우는 [5]의 논문에서 구현했던 ALPG와 구조가 다르다.
그리고 PC address가 바뀐 후 한 CLK0 후인 CLKHALF의 rising edge에 PC address 값을 받아 PG가 명령어를 입력받으면 그 후에 PG의 네 단계가 시작되면서 패턴을 만들어낸다. 이와 같이 두 CLK0마다 PC address를 업데이트하는 Instruction A&alyzer의 구조상, PG는 CLKHALF를 기본 clock으로 동작하도록 설계하였다.
제안하는 ALPG에서 사용한 네 개의 PG 중, 한 개의 PG를 사용한 ALPG, 두 개의 PG를 사용한 ALPG, 네 개의 PG를 병렬로 연결한 제안하는 ALPG의 속도를 표 2와 같이 비교하였다. 세 경우 모두 같은 PG를 사용하여 비교함으로써, 제안하는 병렬 ALPG의 구조의 효과를 정확히 확인하도록 하였다.
지금까지의 내용을 정리하여 기존의 ALPG‘2, 6]와 제안하는 ALPG를 [표 3]에서 비교하였다. 먼저 기존의 ALPG는 ASIC, 제안하는 ALPG는 FPGA에서 구현하였으므로, 속도를 직접적으로 비교할 수 없다.

대상 데이터

제안하는 ALPG에서 사용하는 클럭은 원래의 클럭과같은 주파수를 가지는 CLK0과 원래 클럭의 1/2의 주파수를 가지는 CLKHALF 등 두 가지이다. 네 개의 PG에서만 CLKHALF를 사용하고 나머지 부분에서는 CLK0 을 사용한다.

성능/효과

먼저 기존의 ALPG는 ASIC, 제안하는 ALPG는 FPGA에서 구현하였으므로, 속도를 직접적으로 비교할 수 없다. 그러나 제안하는 ALPG는 하나의 FG를 사용했을 때보다 속도 면에서 성능이 향상되는 것을 확인할 수 있다. 그러므로 하나의 RG를 사용할 때보다 훨씬 빠른 속도로 패턴을 생성할 수 있다.
또한 네 개의 PG를 사용하여 한 개의 PG를 사용할 때보다 빠른 속도로 패턴을 생성할 수 있도록 하였다. 네 개의 PG를 병렬로 연결하되 Instruction Analyzer를 사용하지 않은 기존의 ALPG와 비교했을 때, 한 개의 PG를 사용했을 때보다 패턴 생성 속도를 향상시킬 수 있다는 면에서는 같지만, 사용자가 원하는 알고리즘을 위한 명령어를 보다 쉽고 간단하게 사용할 수 있다는 강점이 있다. 이러한 명령어 사용의 편의성은, 테스트 알고리즘을 쉽게 만들어 사용하여 점점 다양해지고 복잡해지는 메모리 고장을 찾아낼 수 있게 함으로써, 메모리 테스트의 효율을 향상시킬 것으로 기대된다.
또한 기존의 ALPG와 제안하는 ALPG 를 사용할 때의 명령어의 줄 수가 다르다. 많이 사용하는 몇 가지 알고리즘을 살펴본 결과, 제안하는 ALPG의경우에 줄 수도 적고 간단한 명령어를 사용할 수 있음을 확인할 수 있었다. 명령어를 간단하게 구현할 경우, 사용자가 원하는 명령어를 쉽게 적용하여 사용할 수 있다는 장점이 있다.
ALPG를 [표 3]에서 비교하였다. 먼저 기존의 ALPG는 ASIC, 제안하는 ALPG는 FPGA에서 구현하였으므로, 속도를 직접적으로 비교할 수 없다. 그러나 제안하는 ALPG는 하나의 FG를 사용했을 때보다 속도 면에서 성능이 향상되는 것을 확인할 수 있다.
그 결과, [표 2]와 같이 속도 향상이 있음을 알 수 있었다. 이와 같이, 제안하는 ALPG의 구조는 PG를 하나 사용할 때보다 큰 성능 향상을 가져다준다.
그리고 단순히 명령어의 줄 수가 많아지는 것뿐만 아니라, 매우 복잡하게 명령어를 구성해야하는 어려움이 있어서 잘 알려진 알고리즘이 아닌 사용자가 원하는 새로운 알고리즘의 경우 명령어 자체를 만들어내기가 쉽지 않다. 제안하는 ALPG의 경우는 네 개의 PG를 사용함에도 불구하고, 하나의 PG를 사용할 때와 같은 수의 명령어를 Instruction Memory에 입력하여 사용자가 원하는 알고리즘을 쉽게 구현할 수 있다는 장점이 있다. 두 번째로 Instruction Memory의 크기를 줄일 수 있다는 것이다.
Instruction Analyzer를 사용하지 않고 네 개의 PG를 병렬로 사용하여 ALPG를 구성하는 경우에는, 훨씬 길고 복잡한 명령어를 작성해야한다'2同. 제안한 구조의 ALPG에서 GALLOP 알고리즘을 사용하려면 하나의 PG를 사용할 때와 같이, [그림 6]의 명령어에 파라미터 정의를 합한 18 줄의 명령어가 필요하지만, Instruction gyzer를 사용하지 않은 병렬 ALPG'2 6]에서는 120줄의 명령어가 필요하다. 그러므로 제안하는 병렬 ALPG의 경우가 더 간단하고 짧은 명령어를 사용하여 사용자가 원하는 알고리즘을 쉽게 구현할 수 있다.

참고문헌 (8)

S. Kikuchi, Y. Hayashi, T. Matsumoto, R. Yoshino, R. Takagi, "A 250 MHz shared-resource VLSI test system with high pin count and memory test capability", Proceedings of IEEE International Test Conference, pp. 558-566, Washington, D.C., USA, August 1989
H. Imada, K. Fujisaki, T. Ohsawa, M. Tsuto, "Generation technique of 500 MHz ultra-high speed algorithmic pattern", Proceedings of IEEE International Test Conference, pp. 677-684, Washington, D.C., USA, October 1996
K. Yamasaki, I. Suzuki, A. Kobayashi, K. Horie, Y. Kobayashi, H. Aoki, H. Hayashi, K. Tada, K. Tsutsumida, K. Higeta, "External Memory BIST for System-in-Package", Proceedings of IEEE International Test Conference, pp. 1-10, Austin, Texas, USA, November 2005
A. T. Sivaram, D. Fan, A. Yiin, "Efficient Embedded Memory Testing With APG", Proceedings of IEEE International Test Conference, pp. 47-54, Baltimore, MD, USA, October 2005
윤현준, 양명훈, 김용준, 박영규, 이대열, 강성호, "고속 메모리 테스트를 위한 파이프라인 ALPG", 테스트 학술대회, 서울, 대한민국, 2007년 6월
ATL-51 Pattern Program Reference Manual. Release 2004. 04, Advantest Corporation, Tokyo, Japan
Virtex-4 User Guide. Release 2007. 04, Xilinx Inc., San Jose, CA
Synplify Userguide. Release 2004. 02, Synplicity Inc., Sunnyvale, CA

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

명령어 분석기를 이용한 고속 메모리 테스트를 위한 병렬 ALPG
An Effective Parallel ALPG for High Speed Memory Testing Using Instruction Analyzer 원문보기

초록
AI-Helper

Abstract ▼ AI-Helper

주제어

AI 본문요약
AI-Helper

문제 정의

가설 설정

제안 방법

대상 데이터

성능/효과

참고문헌 (8)

이 논문을 인용한 문헌

저자의 다른 논문 :

관련 콘텐츠

원문 보기

원문 URL 링크

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

명령어 분석기를 이용한 고속 메모리 테스트를 위한 병렬 ALPG An Effective Parallel ALPG for High Speed Memory Testing Using Instruction Analyzer 원문보기

초록 용어보기논문에서 용어와 풀이말을 자동 추출한 결과로, 시범 서비스 중입니다. AI-Helper

Abstract ▼ AI-Helper

주제어

AI 본문요약 엑셀 다운로드 AI-Helper

문제 정의

가설 설정

제안 방법

대상 데이터

성능/효과

참고문헌 (8)

이 논문을 인용한 문헌

저자의 다른 논문 :

윤현준 (3) 양명훈 (9) 김용준 (42) 박영규 (13) 박재석 (2) 강성호 (108)

관련 콘텐츠

원문 보기

원문 URL 링크

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

명령어 분석기를 이용한 고속 메모리 테스트를 위한 병렬 ALPG
An Effective Parallel ALPG for High Speed Memory Testing Using Instruction Analyzer 원문보기

초록
AI-Helper

AI 본문요약
AI-Helper