$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

[국내논문] 이차원 양자 효과를 고려한 극미세 Double-Gate MOSFET
2D Quantum Effect Analysis of Nanoscale Double-Gate MOSFET 원문보기

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.45 no.10 = no.376, 2008년, pp.15 - 22  

김지현 (이화여자대학교 전자공학과) ,  손애리 (이화여자대학교 전자공학과) ,  정나래 (이화여자대학교 전자공학과) ,  신형순 (이화여자대학교 전자공학과)

초록
AI-Helper 아이콘AI-Helper

기존의 MOSFET는 단채널 현상의 증가로 인하여 스케일링에 한계를 가지고 있다. Double-Gate MOSFET (DG-MOSFET)는 소자의 길이가 축소되면서 나타나는 단채널 현상을 효과적으로 제어하는 차세대 소자이다. DG-MOSFET으로 소자를 축소시키면 채널 길이가 10nm 이하에서 게이트 방향뿐만 아니라 소스와 드레인 방향에서도 양자 효과가 발생한다. 또한 게이트 길이가 매우 짧아지면 ballistic transport 현상이 발생한다. 따라서 본 연구에서는 2차원 양자 효과와 ballistic transport를 고려하여 DG-MOSFET의 특성을 분석하였다. 또한 단채널 효과를 줄이기 위해서 $t_{si}$와 underlap 그리고 lateral doping gradient를 이용하여 소자 구조를 최적화하였다.

Abstract ▼ AI-Helper 아이콘AI-Helper

The bulk-planer MOSFET has a scaling limitation due to the short channel effect (SCE). The Double-Gate MOSFET (DG-MOSFET) is a next generation device for nanoscale with excellent control of SCE. The quantum effect in lateral direction is important for subthreshold characteristics when the effective ...

Keyword

#Double-Gate MOSFET   #Quantum effect   #ballistric transport   #tunneling current  

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 그러나 기판이 얇아지고 게이트 길이 또한 짧아짐에 따라 양자효과가 DG-MOSFET 특성에 미치는 영향이 증가하므로 이를 고려하는 것이 필수적이다.따라서 본 논문에서는 게이트 방향 뿐만 아니라 소스와 드레인 방향까지 포함한 2차원 양자 효과를 고려하여 극미세 DG-MOSFET에 대한 연구를 수행하였다.
  • 본 논문에서는 2D 양자 효과를 고려한 DG- MOSFET의 특성을 분석하고 소자 구조를 최적화하였다. II장에서는 본 연구에 사용된 시뮬레이터에 대해서 설명한다.
  • 기존의 연구를 보면 이러한 ballistic transport는 게이트 길이 llnm이하에서 나타난다. 본 연구는 소소와 드레인의 양자 효과를 보이는 10nm 이하의 MOSFET에 대하여 진행되므로 이러한 ballistic transport 현상을 고려한 시뮬레이터를 사용하였다.
  • 본 논문에서는 SCSI 효과적인 DG-MOSFET의 소자 특성을 2차원 양자 효과를 고려하여 분석하였다. NEGF 를 이용하여 2D 양자효과 및 ballistic trasport를 고려하는 시뮬레이터를 사용하였다.

가설 설정

  • 이차원 양자 효과를 고려하여 구해진 전송자 분포를 이용하여 전송자가 소스에서 드레인으로는 이동하지만 드레인에서 소스 쪽으로의 산란은 없다는 가정 하에 ballistic transport 전류를 구하는 것이 가능하다. 즉, 기존과 같이 산란으로 인해 전송자 속도가 제한되는 것이 아니라 속도의 제한 없이 전송자의 개수와 에너지만으로 전류를 계산하는 방법이 ballistic transport이다.
  • (a) Ion vs. UL and (b) SS vs. UL characteristics for various LDG in the long channel.
  • (a) Ion vs. UL and (b) SS vs. UL characteristics for various LDG in the short channel.
본문요약 정보가 도움이 되었나요?

참고문헌 (11)

  1. F. Balestra, S. Cristoloveanu, M. Benachir, J. Brini, and T. Elewa, "Double-Gate Silicon-on- Insulator with Volume Inversion: A New Device with Greatly Enhanced Performance," IEEE Electron Device Letters, vol.8, no.9, pp. 410-412, Dep 1987 

    상세보기 crossref

  2. T. Tanaka, H. Horie, S. Ando, and S. Hijiya, "Analysis of p+ Poly Si Double-Gate Thin-Film SOI MOSFETS," IEDM Tech. Digest, pp. 683-686, Dec 1991 

  3. K. Suzuki and T. Sugii, "Analytical Models for $n^{+}$ - $p^{+}$ Double-Gate SOI MOSFET's," IEEE trans. on Electron Devices, vol. 42, no. 11, pp. 1940-1948, Nov 1995 

    상세보기 crossref

  4. Z. Ren, "Nanoscale MOSFETs: Physics, Simulation and Design," Purdue University, pp. 41-64, 2001 

  5. S. Datta, "Nonoscale Device Modeling: the Green's function method," Superlattices and Microstructures, vol. 28, no. 4, pp. 253-278, July 2000 

    상세보기 crossref

  6. J. Wang and M. Lundstrom, "Does Source-to-Drain Tunneling Limit the Ultimate Scaling of MOSFETs," IEDM Tech. Digest, pp. 707-710, San Francisco, USA., Dec 2002 

  7. M. Bescond, J.L. Autran, D. Munteanu, N. Cavassilas, and M. Lannoo, "Atomic-scale Modeling of Source-to-Drain Tunneling in Ultimate Schottky Barrier Double-Gate MOSFET's", in Proc. of IEEE Conf. on ESSDERC, pp. 395-398, Estoril, Portugal., Sept 2003 

  8. http://www.nanohub.org/ 

  9. R.S. Shenoy and K.C. Saraswat, "Optimization of Extrinsic Souce/Drain Resistance in Ultrathin Body Double-Gate FETs," IEEE trans. on Nanotechnology, vol. 2, no. 4, pp. 265-270, Dec 2003 

    상세보기 crossref

  10. A. Kranti and G.A. Armstrong, "Engineering Source/Drain Extension Regions in Nanoscale Double Gate (DG) SOI MOSFETs: Analytical Model and Design Considerations," Solid-State Electronics, vol. 50, no. 3, pp. 437-447, Mar 2006 

    상세보기 crossref

  11. M.Y. Kwong, R. Kasnavi, P. Griffin, J.D. Plummer, and R.W. Dutton, "Impact of Lateral Souce/Drain Abruptness on Device Performance," IEEE trans. on Electron Devices, vol. 49, no. 11 pp. 1882-1890, Nov 2002 

    상세보기 crossref

저자의 다른 논문 :

LOADING...

활용도 분석정보

상세보기
다운로드
내보내기

활용도 Top5 논문

해당 논문의 주제분야에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.

관련 콘텐츠

이 논문과 함께 이용한 콘텐츠

유발과제정보 저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로